JPS62201389A - パルス幅誤差計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第７図〜第９図） Ｄ発明が解決しようとする問題点（第８図〜第９図） Ｅ問題点を解決するための手段（第１図）Ｆ作用（第１
図） Ｇ実施例（第１図〜第６図） Ｈ発明の効果 Ａ産業上の利用分野 本発明はパルス幅誤差計測装置に関し、例えばビデオテ
ープレコーダ（Ｖ　Ｔ　Ｒ）における速度サーボ系等に
適用し得るものである。

Ｂ発明の４既要 本発明はパルス幅誤差計測装置において、入力パルス信
号の論理レベルに応じてクロックパルスのタイミングで
動作するタイマを用いて、入力パルス（８号のパルス幅
に対してこれより短いパルス幅の基準パルス信号を作成
した上で、入力パルス信号及び基準パルス信号とのパル
ス幅の差に応じた電圧を求めることにより、高い精度で
かつ安定にパルス幅を計測することができる。

Ｃ従来の技術 従来、パルス信号のパルス幅を計測するパルス幅誤差計
測装置は種々の装置に用いられており、例えばＶＴＲの
速度サーボ系において周波数発電機（ＦＣ）の出力パル
ス列の周期を計測する手段として適用されていた。

すなわち、ＶＴＲにおいては、ドラムモータ、キャプス
タンモータ等の直流モータ１を所定の目標速度で駆動す
るため、第７図に示すように、モータ１の回転速度に対
応するパルス幅を有するパルス信号ＶＥＬを周波数発電
８９．２から送出し、このパルス信号ＶＥＩ、のパルス
幅に応じた制御ｎ電圧１８号ＶＣＯＮをパルス幅誤差計
測装置３で得て、モータ駆動増幅回路４を介してモータ
１に与えるようになされている。

このような速度サーボ系に用いられるパルス幅誤差計測
装置３としては従来、第８図に示すものがある。

第８図において、周波数発電機２から得られるパルス信
号ＶＥＬ　（第９図（Ａ））は遅延回路５及びサンプル
パルス発生回路８に与えられる。遅延回路５はパルス信
号ＶＥＬの論理ｒＨＪへの立上りの時点ｔ１から一定時
間ＴＯの間論理ｒＨＪに立ち上がるタイミングディレィ
信号ＤＬＹ　（第９図（Ｂ））を傾斜発生回路６に与え
、傾斜発生回路６はタイミングディレィ信号ＤＬＹの論
理「Ｌ」への立下り時点ｔ２から第９図（Ｃ）に示すよ
うに電圧値を直線的に徐々に増大して行く電圧信号■を
サンプルホールド回路７に与える。

サンプルパルス発生回路８はパルス信号ＶＥＬを受け、
パルス信号ＶＥＬが論理ｒＬＪに立ち下がる時点ｔ３を
検出してサンプルパルス信号ＳＭＰをサンプルホールド
回路７に与える（第９図（Ｄ））。

サンプルホールド回路７はサンプルパルス信号ＳＭＰが
到来したときの電圧信号Ｖの値をホールドし、その値を
タイミングディレィ信号ＤＬＹのパルス幅ＴＯと、パル
ス信号ＶＥＬのパルス幅ＴＸとの差を表す制御電圧信号
ＶＣＯＮとして出力する。

従って、第８図のパルス幅誤差計測袋？！！３によれば
、モータｌが所定の目標速度より高速で回転していると
きは、パルス信号ＶＥＬのパルス幅ＴＸ（第９図（Ａ）
）が短くなることによりサンプルパルス信号ＳＭＰが早
い時点で送出されるので、サンプルホールド回路７から
は低レベルの制御電圧信号ＶＣＯＮが出力される。これ
に対して、モータ１が低速で回転しているときには、パ
ルス信号ＶＥＬの周！ＬＪＩＴＸが長くなることにより
、高レベルの制御電圧信号ＶＣＯＮが出力される。

かくして、モータ１は所定の目標速度で回転するように
制御される。

Ｄ発明が解決しようとする問題点 ところが、このパルス幅誤差計測装置３をアナログ回路
構成とした場合には、簡易な構成で高い分解能が得られ
るという利点が得られるが、これと同時に、外界の温度
変動、電源電圧変動などにより制御電圧信号ＶＣＯＮが
変動して安定性に欠けるという問題があった。

この問題を解決するため、安定性を向上することが可能
なディジタル回路を用いてパルス幅誤差計測袋？！！３
を構成すれば、アナログ量のパルス幅をディジタル化す
る際に量子化誤差が生じて制御電圧信号ＶＣＯＮの精度
はこの量子化誤差により制限される。従って、例えばモ
ータを安定に駆動しようとする場合には、クロック周波
数を高くする必要がある。

例えば、周波数発電機２からのパルス信号ＶＥＬの周期
が５０〔μＳ〕であるドラムモータを０．０２〔％〕以
内の通常のアナログ回路で構成した場合と同程度の精度
で制御しようとすると、その周期を５０００力ウント以
上の細かさで検出する必要があり、そのためにはクロッ
ク周波数としてはのものが必要となる。

しかし、−Ｃに普及されているディジタルＩＣの動作最
高周波数は１０〜２０　（Ｍｌｌｌ）程度であるので、
１００　（ＭＩＩ２）のクロック周波数を実現しようと
しても実際上、それに適合するような汎用ディジタルＩ
Ｃが得られないおそれがある。また、１００　ＣＭＨｚ
）のクロック周波数を実現し得たとしても、各回路に多
くのインターフェイス回路が必要となる等装置が複雑、
大型化すると共に、消費型ツノが大きくなって実用的で
はないという問題があった。

かかる問題点を解決するために例えば特願昭５９−２７
９４２８号明細書において提案された方法があるが、装
置全体として複雑なものになることを避は得なかった。

本発明は以上の点を考慮してなされたもので、簡易な構
成でディジタル回路構成とした場合と同様の高い安定性
を有し、かつアナログ回路構成とした場合と同様の高い
分解能を得ることのできろパルス幅誤差計測装置を提案
しようとするものである。

Ｅ問題点を解決するための手段 入力パルス信号ＶＥＬ　１の論理レベルに応じてクロッ
クパルスＣＬＫ　１のタイミングで立ち上がり、その後
立ち下がる基準パルス信号ＤＬＹＩを発生ずるタイマ１
１と、入カバルスイ３号ＶＥＬ　１のパルスＴＸＩの前
縁から上記基準パルス信号ＤＬＹＩＯ前縁までの第１の
期装置及び上記基準パルス信号ＤＬＹＩの後縁から入力
パルス信号ＶＥＬ　１のパルスＴＸＩの後縁までの第２
の期間ＴＥ２の和の１す１装置＋ＴＥ２に対応する出力
ＶＥ１＋ＶＥ２を送出する変換回路１２〜１８とを具え
、上記変換回路の出力Ｖ　Ｅ　１−１−　Ｖ　Ｅ　２を
上記基準パルス信号ＤＬＹ　１のパルス幅ＴＯに対応す
る入力パルス信号Ｖ　Ｂ　Ｌ　Ｌのパルス幅ＴＸ１のパ
ルス幅誤差信号ＶＣＯＮＩとして送出するようにする。

Ｆ作用 入力パルス信号ＶＥＬ　ｌの論理に応じて、クロックパ
ルスＣＬＫ　１のタイミングで動作するタイマ１１より
、精度が良く、安定性の高い基準パルス信号ＤＬＹ　１
を得ることができる。

かくして、タイマ１１の基準パルス信号ＤＬＹ１を基準
にして、入力パルス信号ＶＥＬ　ｌのパルス幅ＴＸＩと
の差に応じた出力ＶＥ１＋ＶＥ２を求めるようにしたの
で、高い精度で、かつ安定なパルス幅誤差計測装置を得
ることができる。

Ｇ実施例 以下、図面について、本発明の一実施例を詳述する。

第１図において、１０は全体として本発明のパルス幅誤
差計測装置を示し、プログラマブルカウンタ構成のタイ
マ１１は、パルス信号ＶＥＬ　１をデータ入力端に受け
ると共に、量子化クロック信号ＣＬ　Ｋ　１をクロック
入力端に受ける。タイマ１１は、パルス信号ＶＥＬ　１
が時点Ｌ４で立ち上がつた後（第２図（Ａ）　）、ＷＥ
子化クりック信号ＣＬＫＩが時点ｔ５で立ち上がると（
第２図（Ｂ））、量子化クロック信号ＣＬＫ　１の立上
りに同期して基準パルス信号として用いられるタイマ出
力信号ＤＬＹＩを論理ｒＬＪに立ち下げる（第２図（Ｃ
））。

タイマ１１は、時点ｔ４において量子化クロック信号Ｃ
ＬＫ　１をカウント開始して、量子化クロック信号ＣＬ
Ｋ　１のパルスのカウント値がカウント値設定信号ＣＫ
に基づいて予め設定されているカウント値ｎに等しくな
ると（すなわち量子化クロック信号ＣＬＫ　１の１周期
をＴＷとすると、タイマ出力信号ＤＬＹＩが立ち下がっ
た時点ｔ５から期間ＴＯ１＝Ｔｗ−ｎだけ経過したとき
）、タイマ１１は量子化クロック信号ＣＬＫＩの立上り
時点ｔ７でタイマ出力信号ＤＬＹ　１を立ち上げた後、
カウント値をＯに戻す。

タイミングパルス発生回路１２は、クロック信号ＣＬＫ
２、パルス信号ＶＥＬ　１及びタイマ出力信号ＤＬＹ　
１を受けて、タイマ出力信号ＤＬＹＩの立下り時点ｔ５
で立ち上がるサンプルパルス信号ＳＭＰＩ（第２図（Ｄ
））をサンプルホールド回路１３に出力すると共に、入
力パルス信号ＶＥＬ１の立下り時点ｔ８で立ち上がるサ
ンプルパルス信号ＳＭＰ２　　（第２図（Ｅ））をサン
プルホールド回路１４に出力する。

さらにタイミングパルス発生回路１４は、ＩＪ　セット
パルス信号Ｒ３Ｔｌ　　（第２図（Ｆ））をスイッチ回
路１５に出力する。このリセット信号Ｒ３Ｔ１は、パル
ス信号ＶＥＬ　１の立上がり時点（４で立ち下がり、そ
の後タイマ出力信号Ｄ　Ｌ　Ｙ　１が立ち下がった後の
所定時間経過後（例えば、クロック信号ＣＬＫ２の時点
ｔ４経過後の最初の立上り）の時点Ｌ６で立ち上がり、
その後タイマ出力信号ＤＬＹ　１の立上り時点ｔ７で立
ち下った後、パルス信号ＶＥＬ　Ｉの立下りの時点【８
の後の所定時間経過後（例えば、タイマ信号ＣＬＫ２の
時点ｔ８の経過後の最初の立上り）の時点ｔ９で立ち上
がる。

スイッチ回路１５は一端を定電流源１６及びサンプルホ
ールド回路１３．１４に接続し、かつ他端をアースに接
続したコンデンサ１７の両端に並列に接続され、リセッ
トパルス信号ＲＳ　Ｔ　１に応動動作してリセットパル
ス信号Ｒ３Ｔｌが立チ下がるとオフ動作する。

従ってコンデンサ１７は、リセットパルス信号Ｒ３Ｔｌ
が時点Ｌ４及びｔ７で立ち下がると、定電流源１６によ
って充電動作を開始して、その端子電圧Ｖ１が定電流源
１６の電流値１１に基づいて徐々に上昇する。その後時
点も６及びｔ９においてリセットパルス信号Ｒ５Ｔｌが
立ち上がると、スイッチ回路１５がオン動作することに
よってコンデンサ１７が放電し、その結果端子電圧■１
が０　〔Ｖ）にリセットされる（第２図（Ｇ））。

サンプルホールド回路１３及び１４は、サンプルパルス
信号ＳＭＰ　１、ＳＭＰ　２が立ち上がった時点ｔ５及
びｔ８において、コンデンサ１７の端子電圧ＶＥＩ及び
ＶＢ２をそれぞれ取り込んでホールドし、当該電圧ＶＥ
Ｉ及びＶＢ２を出力回路１８に出力する。

出力回路１８は加算器を含んで構成され、時点【８にお
いてサンプルホールド回路１３及び１４から出力される
電圧ＶＥＩ及びＶＢ２を取り込んでこれを加算し、タイ
マ出力信号ＤＬＹ１のパルス幅゛ｒ０１を基準としてパ
ルス信号ＶＥＬ　１のパルス幅ＴＸＩのパルス幅誤差を
表す制御電圧信号ＶＣＯＮＩ　　（＝ＶＥｌ＋ＶＥ２）
を出力する。

以上の構成において、時点ｔ４においてパルス信号ＶＥ
Ｌ　１が時点Ｌ４で立ち上がると、これに応じてリセッ
トパルス信号Ｒ８Ｔ１が立ち下がり、コンデンサ１７の
端子電圧Ｖ１は、定電流源１６の電流値＋１に応じた傾
きで、上昇を開始する。

続いて時点Ｌ５において量子化クロック信号ＣＬＫＩが
立ち上がると、タイマ出力信号ＤＬＹＩが立ち下がると
共にサンプルパルス信％ＣＭＰ　１が立ち上がり、サン
プルホールド回路１３が時点【４から時点ｔ５までの朋
装置に比例した電圧ＶＥＩをホールドし、このホールド
電圧ＶＥＩを出力回路１８に出力する。

その後、時点ｔ６において、クロックパルス信号ＣＬＫ
２が立ち上がると、リセットパルス信号Ｒ３Ｔ１が立ち
上がり、コンデンサ１７の端子電圧Ｖｌは０〔■〕に戻
る。

やがて時点【５から期間ＴＤ　（＝Ｔｗ−ｎ）だけ経過
した時点ｔ７になると、タイマ出力信号ＤＬＹＩが立ち
上がると共にリセットパルス信号Ｒ３Ｔｌが立ち下がり
、コンデンサ１７の端子電圧■１は再び上昇を開始する
。

時点ｔ８においてパルス信号ＶＥＬＩが立ち下がると、
サンプルパルス信号ＳＭＰ２が出力され、サンプルホー
ルド回路１４は、時点ｔ７から時点ｔ８までの期間ＴＥ
２に比例した電圧ＶＥ２をホールトし、このホールド電
圧ＶＥ２を出力回路１８に出力する。

この結果、サンプルホールド回路１４の出力電圧ＶＥ２
に対し、サンプルホールド回路１３から先の時点ｔ５よ
りｍ続して出力され続けている電圧ＶＥＩを加算した電
圧ＶＥｌ＋ＶＥ２が制？Ｉｎ電圧信号ＶＣＯＮＩとして
出力される。

続いて時点ｔ９になると、クロック信号ＣＬＫ２が立ち
一ヒがることにより、リセットパルス信号Ｒ３Ｔｌが立
ち上がってコンデンサ１７の端子電圧Ｖｌは０〔■〕に
戻り、パルス幅誤差計測装置ｌＯは一巡動作を終了して
、時点ｔ４以前の状態に戻り、再度パルス幅誤差計測動
作を繰り返す。

上述の動作によって得られる制御電圧信号ＶＣＯＮＩの
電圧は、パルス信号ＶＥＩ、１のパルス幅ＴＸＩ及びタ
イマ出力信号ＤＬＹＩのパルス幅Ｔ０１　　（−Ｔｗ　
−ｎ）の差に比例した電圧ＶＥｌ＋ＶＥ２になる。

ここで、予め量子化クロック信号ＣＬＫ　１及びカウン
ト値制御信号ＣＫを所定の値に選定すれば、タイマ出力
信号ＤＬＹ１のパルス幅ＴＯＩ（＝Ｔｗ−ｎ）を、常に
精度良く一定の値に保つことができるので、パルス信号
ＶＥＬ　１のパルス幅ＴＸ１の変化に応じた制御電圧信
号ＶＣＯＮＩをパルス幅誤差信号として高い精度で出力
することができる。

第１図の構成によれば、基準パルス信号Ｄ　Ｌ　Ｙｌの
パルス幅ＴＯＩをディジタル的に安定に作成した後、パ
ルス幅ＴＸｌ＆びＴＯＩの差をアナログ的に高い精度で
求めるようにしたので、従来のアナログ回路構成のパル
ス幅誤差計測装置と同様の高い分解能でパルス幅誤差を
計測することができる。

また第１図の構成によれば、第８図について上述した従
来の構成における遅延回路５及びサンプルパルス発生回
路８に相当する部分を、タイマ１１及びタイミングパル
ス発生回路１２でなるディジタル回路構成に置き換えた
と同様の構成を存することにより、従来のディジタル回
路構成のパルス幅誤差計測装置と同様の安定度の高いパ
ルス幅誤差計測装置を容易に得ることができる。

さらに、第１図の構成によれば、単にディジタル回路構
成を用いて実用上十分な精度を得ようとするとクロック
（３号ＣＬ　Ｋの周波数が例えば１００（Ｍｌｌｚ３程
度の実用上実現が困難な値にしなければならないのに対
して、パルス幅ＴＸＩ及びＴｏｌの差を求める部分をア
ナログ回路構成としたので、同じ精度を達成しようとし
てもクロック信号ＣＬＫ１の周波数は例えば７（ＭＨｚ
）程度で同様の精度を実現し得、かくして全体としての
構成を実用的かつ簡易なものにすることができる。

また、カウント値設定信号ＣＫの値を例えばマイクロコ
ンピュータによって制御してタイマ１１のパルス幅ＴＯ
Ｉを選択することにより、パルス幅ＴＸＩが大きく変化
した場合でも精度良く計測することができろ。

第３図は本発明の第２の実施例を示し、第１図との対応
部分には同一符号を付して示す。第３図のパルス幅誤差
計測装置２０ば、タイマ１１から得られるタイマ出力信
号ＤＬＹＩをパルス信号ＶＥ［７１と共にアンドゲート
回路２１に受け、アンドゲート回路２１はスイッチ回路
２２の制御信号ＣＨ１を出力する。

スイッチ回路２２は制御信号ＣＨＩが論理「Ｈ」のとき
定電流源１６をコンデンサ１７に接続し、制御信号ＣＨ
Ｉが論理ｒＬＪになると、定電流源１６をアースに接続
する。

かくしてパルス信号ＶＥＬ　１が時点ｔｔｉで立ち上が
ると（第４図（Ａ））　、制御信号ＣＨＩは論理「Ｉ（
」に立ち上がり（第４図（Ｄ）’）　、その結果コンデ
ンサ１７は定電流源１６によって充電動作を開始する（
第４図（Ｅ））。

その後、時点ｔ１２で量子化クロック信号ＣＬＫ　１が
立ち上がって（第４図（Ｂ））　、タイマ出力信号ＤＬ
ＹＩが立ち下がると（第４図（Ｃ））、制御信号ＣＨＩ
は論理「Ｌ」に立ち下がり、その結果コンデンサ１７の
充電動作は停止する（第４図（Ｅ））。

さらにタイマ出力信号ＤＬＹＩが時点ｔ１３で立ち上が
る（第４図（Ｃ））と、再び制御信号ＣＨ１が論理ｒＨ
Ｊに立ち上がり（第４図（Ｄ））、コンデンサ１７は充
電動作を開始する（第４図（Ｅ））。続いて時点ｔ１４
においてパルス信号■ＥＬＬが立ち下がると（第４図（
Ａ））　、コンデンサ１７は充電０１作を停止Ｆする（
第４図（Ｅ））。

タイミングパルス発生回路２３はクロック信号ＣＬＫ２
及びパルス信号ＶＥＬ　１を受けて、パルス信号ＶＥＬ
　１が時点ｔ１４で立ち下がった後、所定時間経過後（
例えば、時点ｔ１４経過後の最初のクロック信号ＣＬＫ
２の立上り）の時点ｔ１５において、論理ｒＨＪに立ち
上がるサンプルパルス信号ＳＭＰ３をサンプルホールド
回路１３に出力する（第４図（Ｆ））。

さらにタイミングパルス発生回路２３は、サンプルパル
ス信号ＳＭＰ３が論理「Ｆ（」に立ち上がった後、所定
時間経過後（例えば、時点１１５の次のクロック信号Ｃ
ＬＫ２の立上り）の時点ｔ１６において立ち上がるリセ
ットパルスＲＳＴ２をスイ・ンチ回路１５に出力する（
第４図（Ｇ））。

サンプルホールド回路１３は、サンプルパルス信号ＳＭ
Ｐ３に応動動作してコンデンサ１７の端子電圧■２を取
り込みホールドし、このホールド電圧Ｖ２を制御電圧信
号ＶＣＯＮ２として出力する。

第３図の構成において、パルス信号ＶＥＬ１及びタイマ
出力信号ＤＬＹＩが共に論理ｒＨＪレヘレベあるとき、
すなわちパルス信号ＶＥＬＩのパルス幅ＴＸＩのうちタ
イマ出力信号ＤＬＹ　ｌのパルス幅ＴＯＩを除いた残り
の期間の間、コンデンサ１７が充電動作することによっ
て、コンデンサ１７の端子電圧■２はその都度上昇して
その値をホールドする（第４図（Ｅ））。

従って、時点ｔ１４においてパルス信号ＶＥＬ１が立ち
下がると（第４図（Ａ））、コンデンサ１７の端子電圧
■２はＶ２＝ＶＥ１＋ＶＥ２になる（第４図（Ｅ））。

そしてこの電圧■２は時点ｔ１６においてサンプルパル
ス信号ＳＭＰ３（１４図（Ｆ））によってサンプルホー
ルド回路１３に取り込まれ、これが制で１電圧信号ＶＣ
ＯＮ２として出力される。

かくして第１図の実施例と同様に、制御電圧信号ＶｃＯ
Ｎ２は、パルス信号ＶＥＬ　１のパルス幅ＴＸＩ及びタ
イマ出力信号ＤＬＹＩのパルス幅Ｔ０１の誤差ＴＥ３＋
ＴＥ４に比例した電圧ＶＥ３＋ＶＥ４となる。

第３図の構成によれば、第１図の構成と同様の効果を、
より簡易な構成によって得ることができる。

第５図は、第３図の構成のパルス幅誤差計測装置２０を
、ＶＴＲの速度サーボ系に適用した一実施例を示し、ド
ラムモータ１には出力信号Ｓ２Ａ。

５２Ｂの位相が９０°異なるように２個の周波数発電機
２人、２Ｂが設けられている。周波数発電機２Ａ及び２
Ｂの出力信号Ｓ２Ａ及び３２Ｂ　（第６図（Ａ）及び（
Ｂ））はエクスクル−シブオア回路３１に与えられ、エ
クスクル−シブオア回路３１はそのエクスクル−シブオ
ア出力をパルス信号ＶＥＬＩ　（第６図（Ｃ））として
パルス幅誤差計測袋Ｔｔ２０のタイマ１１に入力する。

さらに出力信号３２Ｂは、タイミングパルス発生回路２
３に人力され、かくしてタイミングパルス発生回路２３
は、出力信号３２Ｂが時点ｔ２８で立ち下がった後、所
定時間経過後（例えば時点ｔ２８経過後の最初のクロッ
ク信号ＣＬＫ２の立上り）の時点Ｌ２９でナンブルバル
ス信号ＳＭＰ４を立ち上げた後（第６図（Ｇ））所定時
間経過１１ｔ　（例えば次のクロック信号ＣＬＫ２の立
上り）の時点ｔ３０でリセットパルスＲ３Ｔ３を立ち上
げる（第６図（Ｈ））。

サンプルホールド回路１３の出力の制御電圧信号ＶＣＯ
Ｎ３はドラムモータ１に出力され、ドラｌ、モータ１は
制御電圧信号ＶＣＯＮ３に基づいてその回転速度を変化
する。

第５図の構成において、モータ１が回転すると、出力信
号Ｓ２Ａは時点ｔ２１で立ち上がった後時点【２５で立
ら下がるパルス波形の信号（第６図（Δ））となり、ま
た出力信号３２Ｂは、時点【２１及びｔ２５のほぼ中間
の時点ｔ２４で立ち上がった後、時点ｔ２８で立ち下が
るパルス波形の信号（第６図（Ｂ））となる。

従って、タイマ１１に入力するパルス信号ＶＥＬ１は、
時点ｔ２１で立ら上がった後時点ｔ２４で立ち下がり、
時点ｔ２５で立ち上がった後、時点ｔ２Ｂで立ち下がる
パルス波形の信号（第６図（Ｃ））となる。

これに対して、パルス幅誤差計測装置２０のサンプルパ
ルス信号ＳＭＰ４及びリセットパルス信号Ｒ３Ｔ３は、
出力信号３２Ｂが立ち下った後、所定時間経過後の時点
ｔ２９及びｔ３０ごとに出ノＪされる（第６図（Ｇ）及
び（Ｈ））。

かくしてパルス幅誤差計測装置２０は、パルス信号ＶＥ
Ｌ　１及びタイマ出力信号ＤＬＹＩとが共に論理ｒＨｊ
になる期間ＴＥ５、ＴＥ６、ＴＥ７、ＴＥ８　（第６図
（Ｅ））の間、コンデンサ１７を充電、ホールド動作さ
せることにより（第６図（Ｆ））、時点ｔ２９でサンプ
ルパルス信号ＳＭＰ４が立ち上がった時、サンプルホー
ルド回路１３は、期間ＴＥ　５　＋ＴＥ　６　＋ＴＥ　
７　＋ＴＥ　８に対応する電圧ＶＥ５　＋ＶＥ６　＋Ｖ
Ｅ７　＋ｖＥ８を取り込んだ後、これをホールドして制
御Ｉ電圧信号ＶＣＯＮ３としてモータ１に出力する。

ここでモータ１が所定の目標速度より高速で回転してい
るときは、出力信号Ｓ２Ａ及び３２Ｂの繰り返し周期は
短くなり、これに応じてパルス信号ＶＥＬＩのパルス幅
ＴＸ２及びＴＸ３も狭くなる。従って制御電圧信号ＶＣ
ＯＮ３は低レベルの制御電圧信号となり、逆にモータｌ
が所定の目標速度より低速で回転しているときは、高レ
ベルの制御電圧信号となる。

かくして、モータ１は所定の目標速度で、駆動されるよ
うに制御される。

以上の構成によれば、第３図のパルス幅誤差計測装置を
用いて、ＶＴＲの速度サーボ系を制御するようにしたこ
とにより、極めて高い精度でモータ１の速度制御を行う
ことができる。

なお第５図の実施例において、制御電圧信号ＶＣＯＮ３
をアナログ／ディジタル変換回路を介してディジタル値
に変換してタイマ１１のカウント値ｎに加算し、その加
算結果を例えばマイクロコンピュータ等を用いて演算処
理した後、適当な表示装置にモータ１の正確な回転速度
として表示するようにしても良い。

また、上述の実施例においては、本発明をＶＴＲの速度
サーボ系に適用した場合について述べたが、本発明はこ
れに限らず、基準のパルス幅をもつパルス信号を作成し
て、任意のパルス信号がもっているパルス幅の誤差を計
測する場合に広く適用し得る。例えば、２つの信号の位
相差をパルス信号として計測し、所定の位相差に制御す
るような制御装置にも適用し得る。また、計測されるパ
ルス信号が２つ以上の立上り時間の合計であるような場
合にも本発明を適用することができる。

１］発明の効果 以上のように本発明によれば、簡易な構成でディジタル
回路構成とした場合と同様の高い安定性を有し、かつア
ナログ回路構成とした場合と同様の高い分解能を得るこ
とのできるパルス幅誤差計測装置を容易に得ることがで
きる。

【図面の簡単な説明】

第１図は本発明によるパルス幅誤差計測装置の第１の実
施例を示すブロック図、第２図はその各部の信号を示す
信号波形図、第３図は本発明によるパルス幅誤差計測装
置の第２の実施例を示すブロック図、第４図はその各部
の信号を示すｆ８号波形図、第５図は本発明によるパル
ス幅計測装置をＶ　ＴＲのモータのサーボ回路に１ｍ用
した実施例を示すブロック図、第６図はその動作の説明
に供する信号波形図、第７図はＶＴＲの速度サーボ系を
表すブロック図、第８図は従来のパルス幅誤差計測装置
の概略を示すブロック図、第９図はその動作の説明に供
する信号波形図である。 １・・・・・・モータ、３．１０．２０・・・・・・パ
ルス幅誤差計測装置、５・・・・・・遅延回路、６・・
・・・・傾斜発生回路、７．１３．１４・・・・・・サ
ンプルホールド回路、８・・・・・・サンプルパルス発
生回路、１１・・・・・・タイマ、１２．２３・・・・
・・タイミングパルス発生回路、１５．２２・・・・・
・スイッチ回路、１６・・・・・・定電流源、１７・・
・・・・コンデンサ、１８・・・・・・出力回路。

Claims (1)

1. 【特許請求の範囲】 入力パルス信号の論理レベルの変化に応じてクロックパ
   ルスのタイミングで立ち上がり、その後立ち下がる基準
   パルス信号を発生するタイマと、上記入力パルス信号の
   パルスの前縁から上記基準パルス信号の前縁までの第１
   の期間及び上記基準パルス信号の後縁から上記入力パル
   ス信号のパルスの後縁までの第２の期間の和の期間に対
   応する出力を送出する変換回路と を具え、上記変換回路の出力を上記基準パルス信号のパ
   ルス幅に対する上記入力パルス信号のパルス幅のパルス
   幅誤差信号として送出することを特徴とするパルス幅誤
   差計測装置。