JPS62194679A - 高移動度半導体装置及びその製造方法 - Google Patents

高移動度半導体装置及びその製造方法

Info

Publication number
JPS62194679A
JPS62194679A JP3633486A JP3633486A JPS62194679A JP S62194679 A JPS62194679 A JP S62194679A JP 3633486 A JP3633486 A JP 3633486A JP 3633486 A JP3633486 A JP 3633486A JP S62194679 A JPS62194679 A JP S62194679A
Authority
JP
Japan
Prior art keywords
dopant
layer
monoatomic
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3633486A
Other languages
English (en)
Inventor
Toshio Oshima
利雄 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3633486A priority Critical patent/JPS62194679A/ja
Publication of JPS62194679A publication Critical patent/JPS62194679A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157Doping structures, e.g. doping superlattices, nipi superlattices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ゛ト導体の原f一層(!’n原f一層又は複数原f一層
)とドーパントの単原子層とが交jllに積層されてい
るドーパント趙格f一層稙層体をもって動作層が形成さ
れている半導体装置と、反射高速゛電子線回折(Ref
luction  High  Ener4y  El
ectronDefluction)から11#られる
エピタ午シャル成長時(7) 回折パターンをモニター
しながら、分子線エビタキシー法と集束イオンビーム法
とを使用して。
゛衿導体の単原子層とドーパントの原子層とを交互に積
層してドーパント超格子層積層体を形成し。
これを動作層とする高移動度半導体装置の製造方法であ
る。
〔産業上の利用分野〕
本発明は高移動度半導体装置及びその製造方法の改良に
関する。特に、イオン化不純物散乱等の発生を防+L 
I、、キャリヤの移動度を高くし、動作速度を速くする
改良に関する。
〔従来の技術〕
半導体装置の動作層として機能する半導体は、主ヤリャ
を有することが心安であるが、このキャリヤを付′jす
るために、ドーパントが導入されることは周知である。
キャリヤの濃度は、一義的には、ドーパントのe度に追
従するから、ドーパントの濃度を制御することによりキ
ャリヤの濃度は制御しうる。
〔発明が解決しようとする問題点〕
ところが、ドーパントの濃度が大きくなると、イオン化
した不純物によるクーロン1敦乱等が増加するため、ド
ーパントの濃度が大きくなると、キャリヤ移動度は減少
する傾向があり、ドーパントの濃度を制御することのみ
によって゛ト導体装置の動作速度を向上することには限
界がある。
本発明は、この欠点を解消して、イオン化不純物散乱等
の発生が防Iトされ、キャリヤの移動度が大きくされ、
動作速度が向上している高移動度半導体装置とその製造
方法とを提供することにある。
〔問題点を解決するためのf一段〕
上記の第1の目的を達成するために未発IIが採った「
段は、半導体の原子層21とドーパントの’li原子層
22とが交互に積層され、該単原子層内のドーパントが
規則的に配列されてなるドーパント超格子層積層体2を
、半導体装置の動作層とすることにある。
」1記の第2の目的を達成するために本発明が探った手
段は、 (イ)絶縁性基板上lに1反射高速電子線回折から得ら
れるエピタキシャル成長時の回折パターンをモニターし
ながら分子線エピタキシー法等を使用してなす低温工程
をもって半導体の原子W21を形成し、この半導体の原
子層21上に、集束イオンビーム状等を使用してドーパ
ントの単原子層22を形成する工程を繰り返して、 (ロ)゛h導体の原子層21とドーパントの単原子層2
2とが交互に積層されてなるドーパント超格子層積層体
2を形成し、 (ハ)このドーパント超格イ一層積層体2を半導体装l
の動作層として使用することを特徴とするものである。
1−記のドーパント趙格f一層積層体を動作層として使
用しうる゛ト導体装置の種類には全く限界はない、ME
SFET、MOSFET、バイポーラトランジスタ等を
含み、如何なる種類の半導体装置にも使用しうる。
〔作用〕
半導体の原子層とドーパントの単原子一層とが交!Lに
積層されると、ドーパントのポテンシャルは散乱体とし
て機能せず、プリルアンゾーン中で分散関係に不連続面
を発生するだけであり。
イオン化不純物散乱等を発生せず、その結果、キャリヤ
移動度は低下しない。
半導体の単原子層を形成することは1反射高速−旺子線
回折から得られるエピタキシャル成長時の回折パターン
をモニターしながらなす分子線エピタキシー法等を使用
すれば11丁能である。
また、ドーパントの単原子層を形成することは1反射高
速゛電子線回折から得られるエピタキシャル成長時の回
折パターンをモニターしながら集束イオンビーム法等を
使用すればrIf能である。
また、成長時の温度を450〜600℃程度の低温に保
持すればドーパントは熱による拡散は生じないから、ド
ーパント超格子層積層体の製造が+q能である。
本願でいうドーパント超格子層積層体には、例えば第2
.3.4図に示す毎き3つのタイプが考えられる。
第1のタイプは第2図に示すもので、シリコンG導体ノ
、(&におけるドーパント超格子層積層体であって、シ
リコンの原子層(21)とリンドーパントの原子のみか
らなる単原子層(22)とが交!にに積層されたもので
ある。そしてシリコンの原子層(21)は中厚f一層で
ある。
第2のタイプは第3図に示すもので、複数のシリコン’
fX f層(21)とリンの単原子層(22)とが交1
1−に積層されたものである。
第3のタイプは第4図に示すもので、中原子層(22)
では、ドーパントのリンがシリコン原子−の中に規則的
に配列されている。第1.第2のタイプが、ドーパント
の原子層がドーパントのみからなる場合であるのに対し
、第3のタイプは−・部ドーパントを含む場合である。
いずれの場合も、ド・−バントの原子が規則性をもって
配列されるので、それに伴なうクーロン力による移動度
の低ドが防11−される。
さらに第5図はガリュウムヒ素半導体にシリコンのドー
パントを含む場合の例であり、ドーパント(シリコン)
の濃度が1×1016cm−3であるガリュウムヒ素の
ドーパント超格子層積層体を形成するためには。
ガリュウムヒ素結晶を構成するガリュウム間の間隔は2
.83Aであるから層厚1cmに対して3.53X 1
07層が存在することになり。
1層当り、1cm”!5す、 2.83X 108個(
7)’/リコン原fが必要となり。
シリコン原子の間隔を 9.5944 mとすればよい
、なお、ドーパント濃度を変化するにはこのドーパント
間隔を変更すればよい。
この例ではガリュウム原子の代りに一部シリコンドーパ
ントのg;< (−がt′!!換えられた構造であり、
弔−のガリュウムヒ素原子層21とシリコンドーパント
の原F層22とが交尾に設けられている。もちろんガリ
ュウムヒ素原子層21が複斂層になっでもよい。
〔実施例〕
本発明の一実施例に係るガリュウムヒ素MESFETの
製造工程を説明して、本発明のついてさらに説11する
第1図参照 ゛i絶縁性ガリュウムヒ素基板ltに、ドーパント超格
子層積層体2を形成する。
^(板温度を450〜600℃として5分子線エピタキ
シャル4を使用し、ガリュウムヒ素のtrL原子層21
を形成する。このときの成長速度は1人/秒とするが5
反射高速電子線回折から得られるエピタキシャル成長時
の回折パターンをモニターして1中厚r層が成長したら
1分子線エピタキシーを停+hする。
集束イオンビーム法を使用して、ドーパント(シリコン
)を、ビームフラックスを一定してステップ的に走査し
ながら照射してシリコン(ドーノ・°ント)の巾原r一
層22を形成する。このときのステップは、例えば、 
0.594gmとする(ドーパント濃度が1018c園
−3のときであり、この濃度が異なるときはステップは
当然異なり、例えば5 ド−パント間隔をl017cm
−3とするときは、ステップ間隔を0.188LL烏と
する)、イオンの初速エネルギーは数十KeVとし、基
板の手前にグリッドを設けてこれに負電圧を印加するか
、基板自身を負電位に保つかして、イオンの終速エネル
ギーを数KeV以ドとし、イオンを基板の表層のみに導
入する。
L記の工程の繰り返し数は希望するドーパント濃度によ
って決定すればよい0例えば1. X 1017c+s
−’のドーパント濃度であるとき、Jすさが0.1μ麿
であると、従来技術(7) F’ −ス;Ill X 
1012cII−2(F) 場合と当価である。
スパッタ法等を使用して、タングステンシリサイド等の
膜(厚さ 4,000人)を形成し、これをバターニン
グしてゲート長がIgmのゲート電極3を形成する。こ
のパターニングには、四フッ化炭素と酸素との混合ガス
を使用してなすドライエツチング法等が使用+4丁能で
ある。その後ゲート′電極3をマスクにして、ソース・
ドレイン領域にn型不純物を注入する。
1すひスパッタ法等を使用して、金・ゲルマニュウム/
金の膜を形成した後パターニングして。
ソース電極4.トレイン電極5を形成する。シンタ一温
度は400℃以ドとする。
以1−の1−程をもって製造されたMESFET(ゲー
ト長1鉢厘)は、チャンネル領域6におけるキヤIJヤ
の移動度が大となっていて、その伝達コンダクタンスは
、常温において、 200〜300as/msであり 
77Kにおいて 500〜800m5/ amである。
本願におけるドーパント超格子層積層体は。
例えばMOSFETのチャンネル部及びバイポーラトラ
ンジスタのコレクタ層部分にも利用することができる。
〔発l!Iの効果〕
以」−説明せるとおり1本発明に係る高移動度半導体装
置の動作層は、半導体の原子層とドーパノドの弔原子層
とが交ILに積層されてなるドーパント超格子層積層体
をもって構成されているので、イオン化不純物散乱等が
発生せずキャリヤの移動度は高く、動作速度を速い。
また、本発明に係る高移動度半導体装置の製造方法は、
絶縁性基板上に、反射高速型f−線回折から11)られ
るエピタキシャル成長時の回折パターンをモニターしな
がら分子線エピタキシー法等を使用してなす低温工程を
もって半導体の単原子層を形成し、この゛に導体の巾原
f一層−にに、集束イオンビームυ、等を使用してドー
パントの単原子層を形成する工程を繰り返して、半導体
の単原子層とドーパントのrri原子層とが文りニに積
層されてなるドーパ71−超格子層積層体を形成し、こ
のドーパント超格子層積層体をt導体装置の動作層とし
て使用することとされているので、イオン化不純物散乱
等が発生せず、キャリヤの移動度が高く、動作層1n゛
が速い高8f!JJ度半導体装置を製造することができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例に係るガリュウムヒ、村M
ESFETの断面図である。 第2〜5図は、本発明の一実施例に係るドーパント超格
子層積層体の結晶構造を示す断面図である。 l・・・絶縁性基板、 2・am ドーパント超格子層
積層体、21・−・半導体(ガリュウムヒ素)の単原子
層、22・・・ドーパント(シリコン)の単原子層、 
 311 番・ゲート電極。 4 * e aソース電極、  5・φ畢ドレイン電極
、6a+1争チヤンネル。 グ6.・、−恥、 代理人 弁理士 Ji:桁貞−′ 零発舅 第 1 の 第 2 悶・

Claims (1)

  1. 【特許請求の範囲】 [1]半導体自体を構成する原子よりなる原子層(21
    )とドーパントを有する単原子層(22)とが交互に積
    層されてなり、該単原子層(22)内のドーパントが規
    則的に配列されてなるドーパント超格子層積層体(2)
    を動作層とする高移動度半導体装置。 [2]該ドーパントの規則性とは、該単原子層(22)
    の原子が全てドーパントである状態であることを特徴と
    する特許請求の範囲第1項記載の高移動度半導体装置。 [3]該ドーパントの規則性とは、該単原子層(22)
    の原子が前記半導体自体を構成する原子の中に規則的に
    配列されてなる状態であることを特徴とする特許請求の
    範囲第1項記載の高移動度半導体装置。 [4]絶縁性基板上(1)に、反射高速電子線回折から
    得られるエピタキシャル成長時の回折パターンをモニタ
    ーしながら、分子線エピタキシー法等を使用してなす低
    温工程をもって半導体の原子層(21)を形成し、つゞ
    いて集束イオンビーム法等を使用してドーパントの単原
    子層(22)を形成する工程を繰り返して、半導体の原
    子層(21)とドーパントの単原子層(22)とが交互
    に積層されてなるドーパント超格子層積層体(2)を形
    成し、該ドーパント超格子層積層体(2)を動作層とし
    て使用することを特徴とする高移動度半導体装置の製造
    方法。
JP3633486A 1986-02-20 1986-02-20 高移動度半導体装置及びその製造方法 Pending JPS62194679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3633486A JPS62194679A (ja) 1986-02-20 1986-02-20 高移動度半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3633486A JPS62194679A (ja) 1986-02-20 1986-02-20 高移動度半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS62194679A true JPS62194679A (ja) 1987-08-27

Family

ID=12466928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3633486A Pending JPS62194679A (ja) 1986-02-20 1986-02-20 高移動度半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS62194679A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109A (ja) * 1986-06-19 1988-01-05 Nec Corp 半導体の製造方法
JPH01259523A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 半導体単結晶、半導体装置及び半導体単結晶の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109A (ja) * 1986-06-19 1988-01-05 Nec Corp 半導体の製造方法
JPH01259523A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 半導体単結晶、半導体装置及び半導体単結晶の製造方法

Similar Documents

Publication Publication Date Title
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
TWI452693B (zh) Semiconductor transistor
JP2929291B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH04335538A (ja) 半導体装置およびその製造方法
JPS596078B2 (ja) 半導体超格子構造体
JPH05190847A (ja) Mos型半導体装置
US4785340A (en) Semiconductor device having doping multilayer structure
JPS5915388B2 (ja) 半導体装置
JPH10214906A (ja) 半導体装置及びその製造方法
JPS62194679A (ja) 高移動度半導体装置及びその製造方法
JPS6353706B2 (ja)
US4689646A (en) Depletion mode two-dimensional electron gas field effect transistor and the method for manufacturing the same
JPH03101169A (ja) 半導体デバイス作製方法
JPH09191104A (ja) 単一電子素子
JPH01238176A (ja) 化合物半導体電界効果トランジスタおよびその製造方法
JPH0243742A (ja) 化合物半導体装置の製造方法
US20230246076A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JPS63250879A (ja) 超伝導素子
JPS62122170A (ja) Misトランジスタ及びその製造方法
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JP2961946B2 (ja) 電子波干渉素子
JP3407264B2 (ja) 単電子トランジスタ
JPH02280338A (ja) ヘテロ接合バイポーラトランジスタ
JPH05102198A (ja) 擬1次元電界効果トランジスタとその製造方法
JP2006100721A (ja) 半導体素子及びその製造方法