JPS596078B2 - 半導体超格子構造体 - Google Patents
半導体超格子構造体Info
- Publication number
- JPS596078B2 JPS596078B2 JP52148251A JP14825177A JPS596078B2 JP S596078 B2 JPS596078 B2 JP S596078B2 JP 52148251 A JP52148251 A JP 52148251A JP 14825177 A JP14825177 A JP 14825177A JP S596078 B2 JPS596078 B2 JP S596078B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor material
- energy
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003362 semiconductor superlattice Substances 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
本発明は本質的に2次元のキャリアの流れを有する半導
体超格子構造体に係る。
体超格子構造体に係る。
従来の半導体構造体の製造に於ては、装置を導通せしめ
るキャリアの移動が或る特定の領域に於てあらゆる方向
に生じ得るという点に於て或る制約が存在している。
るキャリアの移動が或る特定の領域に於てあらゆる方向
に生じ得るという点に於て或る制約が存在している。
その結果、装置の性能に多くの制約を加える原因となる
損失が生じている。キャリアの移動が本質的に2次元に
限定される様に導通方向に平行な平面に於て異質の領域
を有している構造体を形成することにより半導体構造体
が形成され得る。その結果形成された構造体は、より高
いキャリア移動度、より高い電子の状態密度、及び選択
可能なエネルギ・ギャップという特性を有している。上
記構造体に於けるこれらの特性は、改良されたバルク性
能、改良された接合に於ける光電変換の性能(junc
tionopto−electronicperfor
mance)、及び改良された接合トランジスタの性能
を有する有利な装置を達成する。次に、本発明について
詳細に説明する。
損失が生じている。キャリアの移動が本質的に2次元に
限定される様に導通方向に平行な平面に於て異質の領域
を有している構造体を形成することにより半導体構造体
が形成され得る。その結果形成された構造体は、より高
いキャリア移動度、より高い電子の状態密度、及び選択
可能なエネルギ・ギャップという特性を有している。上
記構造体に於けるこれらの特性は、改良されたバルク性
能、改良された接合に於ける光電変換の性能(junc
tionopto−electronicperfor
mance)、及び改良された接合トランジスタの性能
を有する有利な装置を達成する。次に、本発明について
詳細に説明する。
超格子として知られている種類の半導体構造体があり、
これは交互に異なる2つの半導体材料の周期的連続層か
ら成る構造体である。本発明に従つて、交互に異なるエ
ネルギ・ギャップを有する領域を有しそしてそれらの領
域の幅が電子の平均自由行程の小部分である2つの半導
体材利から成る超格子構造体を設けることによつて、2
次元に導通する半導体構造体が形成され得る。その結果
形成された構造体に於ては、キャリ゜アの流れが本質的
に積層平面内に限定され、従つて本質的に2次元の導通
が生じる。この様な構造体に於ては、2つの半導体材料
の領域の界面に於てポテンシャル。エネルギが急峻な変
化又は不連続性を示し、これはキャリアを限定する電位
の井戸又は障壁と称され得る。第1A図、第1B図、及
び第1C図に於て、第1半導体材料の領域1A乃至1D
と第2半導体材訓の領域2A乃至2Cとを交互に有して
いる超格子から成る単結晶半導体構造体が示されている
。
これは交互に異なる2つの半導体材料の周期的連続層か
ら成る構造体である。本発明に従つて、交互に異なるエ
ネルギ・ギャップを有する領域を有しそしてそれらの領
域の幅が電子の平均自由行程の小部分である2つの半導
体材利から成る超格子構造体を設けることによつて、2
次元に導通する半導体構造体が形成され得る。その結果
形成された構造体に於ては、キャリ゜アの流れが本質的
に積層平面内に限定され、従つて本質的に2次元の導通
が生じる。この様な構造体に於ては、2つの半導体材料
の領域の界面に於てポテンシャル。エネルギが急峻な変
化又は不連続性を示し、これはキャリアを限定する電位
の井戸又は障壁と称され得る。第1A図、第1B図、及
び第1C図に於て、第1半導体材料の領域1A乃至1D
と第2半導体材訓の領域2A乃至2Cとを交互に有して
いる超格子から成る単結晶半導体構造体が示されている
。
第1B図に於て、電位はエネルギ・ギャツプEOl及び
Eぃ並びに障壁EBO及びEBvを有する領域から領域
へと変化する。第1B図及び第1C図は、半導体構造体
内に於けるX方向に沿つた電位条件をグラフにより示し
ているエネルギ・レベル図である。交互に異なる半導体
材相の領域1A乃至1D及び2A乃至2Cは、Y−Z方
向に於て境界線3により分離されている平面に沿つてエ
ピタキシヤルに結合されている。本発明に於ては、構造
体のY−Z方向に於ける積層平面に電子の流れを限定す
る束縛状態を生せしめることが必要である。
Eぃ並びに障壁EBO及びEBvを有する領域から領域
へと変化する。第1B図及び第1C図は、半導体構造体
内に於けるX方向に沿つた電位条件をグラフにより示し
ているエネルギ・レベル図である。交互に異なる半導体
材相の領域1A乃至1D及び2A乃至2Cは、Y−Z方
向に於て境界線3により分離されている平面に沿つてエ
ピタキシヤルに結合されている。本発明に於ては、構造
体のY−Z方向に於ける積層平面に電子の流れを限定す
る束縛状態を生せしめることが必要である。
この本発明の条件を充たすために制御されるべき3つの
要素が存在する。その第1の要素は、第1B図に於てD
wとして示されている電位の井戸の幅即ち導通領域の厚
さが電子の波長と同程度にされることである。これは、
構造体に於ける第1半導体材料の領域1B及び1Cの厚
さの寸法を制御することによつて達成される。第2の要
素は、第1B図に於てDBとして示されている障壁の幅
が電子波を電子の井戸に限定する様に充分に大きくされ
ることである。これは、構造体に於ける第2半導体材相
の領域2A,2B及び2Cの寸法を制御することによつ
て達成される。第3の要素は、第1B図に於てEBcと
して示されている障壁の高さが電子波を電子の井Pに限
定する様に充分に高くされることである。これは、半導
体材料の領域1A乃至1D及び2A乃至2Cのための半
導体材料を選択することによつて達成される。これらの
3つの条件の組合せは、第1B図及び第1C図に於てE
xOとして示されている離散的な束縛状態を生ぜしめる
様に働き、それらは電位のプロフイルの方向に垂直な積
層平面即ちY−Z方向に於てのみ電子の流れを可能にし
、従つて2次元の導通を生ぜしめる。第1B図及び第1
C図の電位の図はExcとして示されている伝導帯に於
ける電子及びExvとして示されている価電子帯に於け
る正孔のためのその様な束縛状態の最も小さいものを示
している。ExOとExvとの間のエネルギ差は超格子
の実効エネルギ・ギャツプとして定義される。第1半導
体材判の領域1A乃至1Dt)′−GaAsから成り、
第2半導体材料の領域2A乃至2CがGaAlAsから
成り、そしてそれらの半導体材料の領域1B及び1C並
びに2A乃至2Cの厚さが約100λである、本発明に
よる構造体の或る典型的な例に於ては、障壁の高さEB
cは約0.5eVである。
要素が存在する。その第1の要素は、第1B図に於てD
wとして示されている電位の井戸の幅即ち導通領域の厚
さが電子の波長と同程度にされることである。これは、
構造体に於ける第1半導体材料の領域1B及び1Cの厚
さの寸法を制御することによつて達成される。第2の要
素は、第1B図に於てDBとして示されている障壁の幅
が電子波を電子の井戸に限定する様に充分に大きくされ
ることである。これは、構造体に於ける第2半導体材相
の領域2A,2B及び2Cの寸法を制御することによつ
て達成される。第3の要素は、第1B図に於てEBcと
して示されている障壁の高さが電子波を電子の井Pに限
定する様に充分に高くされることである。これは、半導
体材料の領域1A乃至1D及び2A乃至2Cのための半
導体材料を選択することによつて達成される。これらの
3つの条件の組合せは、第1B図及び第1C図に於てE
xOとして示されている離散的な束縛状態を生ぜしめる
様に働き、それらは電位のプロフイルの方向に垂直な積
層平面即ちY−Z方向に於てのみ電子の流れを可能にし
、従つて2次元の導通を生ぜしめる。第1B図及び第1
C図の電位の図はExcとして示されている伝導帯に於
ける電子及びExvとして示されている価電子帯に於け
る正孔のためのその様な束縛状態の最も小さいものを示
している。ExOとExvとの間のエネルギ差は超格子
の実効エネルギ・ギャツプとして定義される。第1半導
体材判の領域1A乃至1Dt)′−GaAsから成り、
第2半導体材料の領域2A乃至2CがGaAlAsから
成り、そしてそれらの半導体材料の領域1B及び1C並
びに2A乃至2Cの厚さが約100λである、本発明に
よる構造体の或る典型的な例に於ては、障壁の高さEB
cは約0.5eVである。
薄い周期的な層から成る構造体のための半導体材料の適
当な組合わせには、例えば、GaAs−AlAs.Ga
Sb−AlSb.InAs−GaSb、GaAs−Zn
Se.GaSb−ZnTe、及びInSb一CdTe、
並びにCaAs−GallAlxAsの如きそれらの合
金等がある。
当な組合わせには、例えば、GaAs−AlAs.Ga
Sb−AlSb.InAs−GaSb、GaAs−Zn
Se.GaSb−ZnTe、及びInSb一CdTe、
並びにCaAs−GallAlxAsの如きそれらの合
金等がある。
これらの半導体材料は次の2つの点を考慮して選択され
る。その1つは、2つの半導体材料が欠陥のない高品質
のエピタキシヤル層を形成するために必要とされる厳密
な格子の整合を有していることであり、もう1つは電位
の井戸を構成する半導体材料が例えば光電変換装置の動
作に於て強い光を放出させるために要する直接遷移型の
エネルギ・ギヤツプを有していることである。この様に
して形成された、電流がY−Z方向に流れる、第1A図
に示されている如き、2次元の導通を生じる構造体は、
極めて有利な特性を有する装置を達成する。
る。その1つは、2つの半導体材料が欠陥のない高品質
のエピタキシヤル層を形成するために必要とされる厳密
な格子の整合を有していることであり、もう1つは電位
の井戸を構成する半導体材料が例えば光電変換装置の動
作に於て強い光を放出させるために要する直接遷移型の
エネルギ・ギヤツプを有していることである。この様に
して形成された、電流がY−Z方向に流れる、第1A図
に示されている如き、2次元の導通を生じる構造体は、
極めて有利な特性を有する装置を達成する。
第1C図に於て、状態密度は通常の3次元の導通の場合
よりも増加しそしてエネルギに依存していないことが理
解され得る。これは、本発明による2次元導通型の半導
体構造体が効果的な大きな可変のエネルギ・ギャツプ及
び状態密度を有するものとして効果的に働くことを可能
にする。更に、X方向に於ける移動が存在しないことに
より、キヤリアの運動エネルギが減少され、従つて散乱
時間が或る運動エネルギの或るべき乗に逆比例する通常
の条件の下に於てはより高い移動度及びより大きい拡散
率が得られる。次に、本発明の有利な特性を用いた例を
、第2図乃至第4図を参照して説明する。第2図に於て
、GUrln発振器として通常知られている型のバルク
半導体装置が示されている。
よりも増加しそしてエネルギに依存していないことが理
解され得る。これは、本発明による2次元導通型の半導
体構造体が効果的な大きな可変のエネルギ・ギャツプ及
び状態密度を有するものとして効果的に働くことを可能
にする。更に、X方向に於ける移動が存在しないことに
より、キヤリアの運動エネルギが減少され、従つて散乱
時間が或る運動エネルギの或るべき乗に逆比例する通常
の条件の下に於てはより高い移動度及びより大きい拡散
率が得られる。次に、本発明の有利な特性を用いた例を
、第2図乃至第4図を参照して説明する。第2図に於て
、GUrln発振器として通常知られている型のバルク
半導体装置が示されている。
本発明を用いたこの装置は第1B図及び第1C図に示さ
れているエネルギ条件を生ぜしめるために2つの半導体
材料から成る一連の層から形成されている。説明のため
、この装置はn導電型の装置として示されており、又電
子を移動させるためりード線6及び7を各々有している
電極4及び5が示されている。電極4及び5ははんだ層
から成り得る。発振周波数はキャリアの遷移時間に依存
し、装置が本発明による2次元の導通により達成され得
る高い移動度を有している場合には、周波数が相当に増
加する。動作に於て、この種の装置は通常の3次元の導
通の場合の基本的エネルギ帯とその上のエネルギ帯との
間に於ける電子の移動によつて動作するので、本発明を
用いたこの装置は第1B図及び第1C図に示されている
如く基本的エネルギ帯をその上のエネルギ帯に関して高
くすることによつて閾値を制御及び低下させる。より速
いドリフト速度はキャリアの遷移時間を減少させそして
動作周波数を増加させる。第3図に於ては、n−p接合
8を有する光電変換装置が示されている。
れているエネルギ条件を生ぜしめるために2つの半導体
材料から成る一連の層から形成されている。説明のため
、この装置はn導電型の装置として示されており、又電
子を移動させるためりード線6及び7を各々有している
電極4及び5が示されている。電極4及び5ははんだ層
から成り得る。発振周波数はキャリアの遷移時間に依存
し、装置が本発明による2次元の導通により達成され得
る高い移動度を有している場合には、周波数が相当に増
加する。動作に於て、この種の装置は通常の3次元の導
通の場合の基本的エネルギ帯とその上のエネルギ帯との
間に於ける電子の移動によつて動作するので、本発明を
用いたこの装置は第1B図及び第1C図に示されている
如く基本的エネルギ帯をその上のエネルギ帯に関して高
くすることによつて閾値を制御及び低下させる。より速
いドリフト速度はキャリアの遷移時間を減少させそして
動作周波数を増加させる。第3図に於ては、n−p接合
8を有する光電変換装置が示されている。
矢印により示されている光が接合8に隣接する構造体の
部分から放出される。図示されている如く、本発明を用
いることによつて、キヤリアの2次元の導通は従来の場
合よりも相当に高い状態密度を生じ、それはこの装置に
於てはより大きい電気一光エネルギ変換効率を可能にす
る。
部分から放出される。図示されている如く、本発明を用
いることによつて、キヤリアの2次元の導通は従来の場
合よりも相当に高い状態密度を生じ、それはこの装置に
於てはより大きい電気一光エネルギ変換効率を可能にす
る。
第3図に示されている如き光電変換装置の光出力周波数
は半導体材料のエネルギ・ギャツプの寸法によつて専ら
決定され、従つて本発明を用いたこの装置は効果的に選
択可能であるので、この分野に於て大きな融通性が得ら
れる。第4図に於ては、2つのp−n接合9及び10を
有するn−p−nトランジスタ装置が示されている。
は半導体材料のエネルギ・ギャツプの寸法によつて専ら
決定され、従つて本発明を用いたこの装置は効果的に選
択可能であるので、この分野に於て大きな融通性が得ら
れる。第4図に於ては、2つのp−n接合9及び10を
有するn−p−nトランジスタ装置が示されている。
第4図の装置に於ては、エミツタ接続体11A,ベース
接続体11B及びコレクタ接続体11Cが設けられてい
る。トランジスタ装置に於ては、周波数は特にベースに
於けるキヤリアの遷移時間及びコレクタに於けるドリフ
ト時間によつて大きく決定される。従つて、本発明によ
る2次元の導通条件が与えられている場合には、高い拡
散率及びドリフト速度はベースに於ける遷移時間及びコ
レクタに於けるドリフト時間を短縮させる。この種のト
ランジスタ装置に於ては、エミツタ接地による高い利得
を有していることが望ましい。本発明による構造体の高
い移動度特性はこの種の利得に寄与する。又、第4図に
示されている型のトランジスタ装置に於ては、横方向の
電流の流れを除くことが望ましく、これは本発明による
構造体に関連して示された障壁によつて達成される。本
発明による構造体は分子線によるエピタキシヤル技術を
用いて容易に製造され得る。この技術を用いることによ
り、薄い周期的な層を形成することが可能である。分子
線は、半導体材料の構成元素及び所望のドパントを含む
噴散型の炉内の超高真空装置中に於て発生される。分子
線は、オリフイスを経て、適当な運動エネルギ条件の下
で成長が行われる基板に向かつて方向付けられる。各分
子線に各々シヤツタが設けられており、それらの操作は
帰還回路又はデイジタル・コンピユータにより制御され
る。第1半導体材料の領域を成長させるために1つQシ
ャツタが開かれている間、他のシャツタは閉じられてい
る。この半導体材料の領域が所定の厚さに成長されると
、第2半導体材料の領域を成長させるために状態が変え
られ、この様な操作が反復されて周期的な構造体が形成
される。分子線によるエピタキシヤル技術は極めて平滑
な薄膜を形成することが出来そして正確に制御され得る
。これらの2つの特徴は望ましい周期的構造体を形成す
るために必要な条件である。この技術に於けるもう1つ
の重要な特徴は、液相による付着又は化学的気相付着の
如き他のエピタキシヤル技術の場合に比べて比較的低い
基板温度が用いられることであり、その結果熱拡散効果
が殆ど無くなつて急峻な構造体が達成され得る。付着中
に接合構造体のためのp型領域及び/若しくはn型領域
を制御するために、ドパントのための炉の形状寸法が高
い方向性を有する分子線を生ぜしめる様に設計されそし
て又適当な遮蔽効果を有する機械的マスクが設けられ得
る。周期的構造体に著しい悪影響を与える様な拡散温度
及び時間を用いない、従来の拡散技術が上記付着後に用
いられ得る。イオン注入も又将来期待される技術である
。第2図乃至第3図の装置は説明のため簡単に示されて
いるが、第1A図に示されている本発明による構造体の
オングストロームのオーダーの厚さの層を交互に重ねる
ことにより3次元的なLSI構造体を形成することも可
能であることは明らかである。
接続体11B及びコレクタ接続体11Cが設けられてい
る。トランジスタ装置に於ては、周波数は特にベースに
於けるキヤリアの遷移時間及びコレクタに於けるドリフ
ト時間によつて大きく決定される。従つて、本発明によ
る2次元の導通条件が与えられている場合には、高い拡
散率及びドリフト速度はベースに於ける遷移時間及びコ
レクタに於けるドリフト時間を短縮させる。この種のト
ランジスタ装置に於ては、エミツタ接地による高い利得
を有していることが望ましい。本発明による構造体の高
い移動度特性はこの種の利得に寄与する。又、第4図に
示されている型のトランジスタ装置に於ては、横方向の
電流の流れを除くことが望ましく、これは本発明による
構造体に関連して示された障壁によつて達成される。本
発明による構造体は分子線によるエピタキシヤル技術を
用いて容易に製造され得る。この技術を用いることによ
り、薄い周期的な層を形成することが可能である。分子
線は、半導体材料の構成元素及び所望のドパントを含む
噴散型の炉内の超高真空装置中に於て発生される。分子
線は、オリフイスを経て、適当な運動エネルギ条件の下
で成長が行われる基板に向かつて方向付けられる。各分
子線に各々シヤツタが設けられており、それらの操作は
帰還回路又はデイジタル・コンピユータにより制御され
る。第1半導体材料の領域を成長させるために1つQシ
ャツタが開かれている間、他のシャツタは閉じられてい
る。この半導体材料の領域が所定の厚さに成長されると
、第2半導体材料の領域を成長させるために状態が変え
られ、この様な操作が反復されて周期的な構造体が形成
される。分子線によるエピタキシヤル技術は極めて平滑
な薄膜を形成することが出来そして正確に制御され得る
。これらの2つの特徴は望ましい周期的構造体を形成す
るために必要な条件である。この技術に於けるもう1つ
の重要な特徴は、液相による付着又は化学的気相付着の
如き他のエピタキシヤル技術の場合に比べて比較的低い
基板温度が用いられることであり、その結果熱拡散効果
が殆ど無くなつて急峻な構造体が達成され得る。付着中
に接合構造体のためのp型領域及び/若しくはn型領域
を制御するために、ドパントのための炉の形状寸法が高
い方向性を有する分子線を生ぜしめる様に設計されそし
て又適当な遮蔽効果を有する機械的マスクが設けられ得
る。周期的構造体に著しい悪影響を与える様な拡散温度
及び時間を用いない、従来の拡散技術が上記付着後に用
いられ得る。イオン注入も又将来期待される技術である
。第2図乃至第3図の装置は説明のため簡単に示されて
いるが、第1A図に示されている本発明による構造体の
オングストロームのオーダーの厚さの層を交互に重ねる
ことにより3次元的なLSI構造体を形成することも可
能であることは明らかである。
以上に於て、半導体装置に於けるキヤリアの流れを通常
の3次元の中の2次元のみに限定する様に組合わされて
働く本発明による構造体の原理を示しそして幾つかの典
型的な半導体装置の性能特性に本発明による2次元の導
通の利点を適用した例について述べた。
の3次元の中の2次元のみに限定する様に組合わされて
働く本発明による構造体の原理を示しそして幾つかの典
型的な半導体装置の性能特性に本発明による2次元の導
通の利点を適用した例について述べた。
第1A図は本発明による半導体構造体を示す図、第1B
図及び第1C図は第1A図の半導体構造体に関するエネ
ルギ・レベルを示す図、第2図は本発明を用いたn型バ
ルク半導体装置を示す図、第3図は本発明を用いたn−
p接合を有する光電変換半導体装置を示す図、そして第
4図は本発明を用いたn−p−n接合を有するトランジ
スタ装置を示す図である。 1A乃至1D・・・・・・第1半導体材料の領域、2A
乃至2C・・・・・・第2半導体材料の領域、3・・・
・・・境界線、4,5・・・・・・電極、6,7・・・
・・・リード線、8,9,10・・・・・・p−n接合
、11A・・・・・・エミツタ接続体、11B・・・・
・・ベース接続体、11C・・・・・・コレクタ接続体
。
図及び第1C図は第1A図の半導体構造体に関するエネ
ルギ・レベルを示す図、第2図は本発明を用いたn型バ
ルク半導体装置を示す図、第3図は本発明を用いたn−
p接合を有する光電変換半導体装置を示す図、そして第
4図は本発明を用いたn−p−n接合を有するトランジ
スタ装置を示す図である。 1A乃至1D・・・・・・第1半導体材料の領域、2A
乃至2C・・・・・・第2半導体材料の領域、3・・・
・・・境界線、4,5・・・・・・電極、6,7・・・
・・・リード線、8,9,10・・・・・・p−n接合
、11A・・・・・・エミツタ接続体、11B・・・・
・・ベース接続体、11C・・・・・・コレクタ接続体
。
Claims (1)
- 1 交互に異なる半導体材料の領域を含む半導体超格子
構造体に於て、上記領域に於ける各々の半導体材料のエ
ネルギ・ギャップにより決定される障壁の高さと、上記
の1方の半導体材料の領域の厚さによつて決定される障
壁の幅と、上記の他方の半導体材料の領域の厚さによつ
て決定される導通領域の厚さとが、上記導通領域に於て
本質的に2次元のキャリアの流れが生じる様に組合わさ
れて選択され、上記構造体に上記導通領域に平行に電流
を導入する入出力手段が設けられていることを特徴とす
る、半導体超格子構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US000000789158 | 1977-04-20 | ||
US05/789,158 US4137542A (en) | 1977-04-20 | 1977-04-20 | Semiconductor structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53131779A JPS53131779A (en) | 1978-11-16 |
JPS596078B2 true JPS596078B2 (ja) | 1984-02-08 |
Family
ID=25146758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52148251A Expired JPS596078B2 (ja) | 1977-04-20 | 1977-12-12 | 半導体超格子構造体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4137542A (ja) |
JP (1) | JPS596078B2 (ja) |
DE (1) | DE2801292A1 (ja) |
FR (1) | FR2388411A1 (ja) |
GB (1) | GB1590766A (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
USRE33671E (en) * | 1978-04-24 | 1991-08-20 | At&T Bell Laboratories | Method of making high mobility multilayered heterojunction device employing modulated doping |
US4205331A (en) * | 1978-06-09 | 1980-05-27 | The United States Of America As Represented By The Secretary Of The Army | Infrared optical devices of layered structure |
US4208667A (en) * | 1978-06-09 | 1980-06-17 | The United States Of America As Represented By The Secretary Of The Army | Controlled absorption in heterojunction structures |
US4250515A (en) * | 1978-06-09 | 1981-02-10 | The United States Of America As Represented By The Secretary Of The Army | Heterojunction superlattice with potential well depth greater than half the bandgap |
US4198644A (en) * | 1978-06-09 | 1980-04-15 | The United States Of America As Represented By The Secretary Of The Army | Tunnel diode |
IT1149814B (it) * | 1979-11-26 | 1986-12-10 | Ibm | Struttura semiconduttrice |
US4353081A (en) * | 1980-01-29 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Graded bandgap rectifying semiconductor devices |
US4348686A (en) * | 1980-07-28 | 1982-09-07 | The United States Of America As Represented By The Secretary Of The Army | Microwave-infrared detector with semiconductor superlattice region |
JPS57112086A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Luminescent element |
GB2106314A (en) * | 1981-09-18 | 1983-04-07 | Philips Electronic Associated | Infra-red radiation imaging devices |
US4553317A (en) * | 1981-11-09 | 1985-11-19 | Canon Kabushiki Kaisha | Method of obtaining an impact ionization coefficient rate by junction of different kinds of semiconductors |
US4860068A (en) * | 1982-08-13 | 1989-08-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Semiconductor devices and methods of making such devices |
JPS5976478A (ja) * | 1982-10-26 | 1984-05-01 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ及びその製法 |
JPS5999754A (ja) * | 1982-11-29 | 1984-06-08 | Agency Of Ind Science & Technol | 半導体装置 |
US4695857A (en) * | 1983-06-24 | 1987-09-22 | Nec Corporation | Superlattice semiconductor having high carrier density |
JPS6127681A (ja) * | 1984-07-17 | 1986-02-07 | Res Dev Corp Of Japan | 超格子構造のチヤネル部をもつ電界効果トランジスタ |
US4591889A (en) * | 1984-09-14 | 1986-05-27 | At&T Bell Laboratories | Superlattice geometry and devices |
JPH077847B2 (ja) * | 1984-12-17 | 1995-01-30 | 株式会社東芝 | 半導体発光素子 |
US4866488A (en) * | 1985-03-29 | 1989-09-12 | Texas Instruments Incorporated | Ballistic transport filter and device |
JPS6453570A (en) * | 1987-08-25 | 1989-03-01 | Mitsubishi Electric Corp | Superlattice device |
US4972246A (en) * | 1988-03-22 | 1990-11-20 | International Business Machines Corp. | Effective narrow band gap base transistor |
JPH07120668B2 (ja) * | 1988-07-02 | 1995-12-20 | 光技術研究開発株式会社 | ヘテロ接合バイポーラトランジスタ |
US5113231A (en) * | 1989-09-07 | 1992-05-12 | California Institute Of Technology | Quantum-effect semiconductor devices |
US5036371A (en) * | 1989-09-27 | 1991-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Multiple quantum well device |
US5598731A (en) * | 1993-05-21 | 1997-02-04 | Riviere, V.; Alfredo | Continuous extrusion of complex articles |
US5383347A (en) * | 1993-05-21 | 1995-01-24 | Riviere; Alfredo V. | Continuous extrusion of complex articles |
GB0506588D0 (en) * | 2005-03-31 | 2005-05-04 | E2V Tech Uk Ltd | Gun diode |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL277300A (ja) * | 1961-04-20 | |||
FR1418613A (fr) * | 1963-12-30 | 1965-11-19 | Ibm | Dispositif semi-conducteur à jonctions hétérogènes utilisant le transfert de porteurs majoritaires |
DE1266894B (de) * | 1965-03-03 | 1968-04-25 | Danfoss As | Sperrschichtfreies Halbleiterschaltelement |
US3626257A (en) * | 1969-04-01 | 1971-12-07 | Ibm | Semiconductor device with superlattice region |
US3626328A (en) * | 1969-04-01 | 1971-12-07 | Ibm | Semiconductor bulk oscillator |
DE2261527C2 (de) * | 1972-12-15 | 1983-04-21 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen | Halbleiterkörper mit in einer vorgegebenen Richtung abwechselnd aufeinanderfolgenden n- und p-dotierten Zonen, Verfahren zu seiner Herstellung und Verwendungen des Halbleiterkörpers |
US3893148A (en) * | 1974-02-25 | 1975-07-01 | Us Navy | Layered superlattic switching and negative resistance devices |
-
1977
- 1977-04-20 US US05/789,158 patent/US4137542A/en not_active Expired - Lifetime
- 1977-12-12 JP JP52148251A patent/JPS596078B2/ja not_active Expired
- 1977-12-23 FR FR7739917A patent/FR2388411A1/fr active Granted
-
1978
- 1978-01-04 GB GB225/78A patent/GB1590766A/en not_active Expired
- 1978-01-13 DE DE19782801292 patent/DE2801292A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB1590766A (en) | 1981-06-10 |
US4137542A (en) | 1979-01-30 |
JPS53131779A (en) | 1978-11-16 |
DE2801292A1 (de) | 1978-10-26 |
FR2388411A1 (fr) | 1978-11-17 |
FR2388411B1 (ja) | 1980-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS596078B2 (ja) | 半導体超格子構造体 | |
CA1165011A (en) | Semiconductor embedded layer technology including permeable base transistor, fabrication method and integrated circuits | |
Trew | High-frequency solid-state electronic devices | |
US5640022A (en) | Quantum effect device | |
US5032538A (en) | Semiconductor embedded layer technology utilizing selective epitaxial growth methods | |
JPH06326120A (ja) | ヘテロ接合バイポーラトランジスタ及びその集積化受光回路 | |
US5903020A (en) | Silicon carbide static induction transistor structure | |
JPS6313355B2 (ja) | ||
JP3255661B2 (ja) | 電子遷移効果装置及びその製造方法 | |
JPS62501389A (ja) | ホットエレクトロン・ユニポ−ラ・トランジスタ | |
US3381187A (en) | High-frequency field-effect triode device | |
US3466512A (en) | Impact avalanche transit time diodes with heterojunction structure | |
EP0092643B1 (en) | Ballistic conduction transistor | |
CN109509808B (zh) | 一种SiC/Si异质结侧向型光敏IMPATT二极管及其制备方法 | |
US4672404A (en) | Ballistic heterojunction bipolar transistor | |
JPS59198759A (ja) | りん化インジウムトランジスタおよびその製法 | |
JPS6354777A (ja) | 共振トンネル装置 | |
NL8900767A (nl) | Halfgeleiderinrichting met eendimensionale doteringsgeleiders en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting. | |
WO1997036313A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
CA1318418C (en) | Heterostructure bipolar transistor | |
JPH0458706B2 (ja) | ||
JPH0322569A (ja) | 量子干渉トランジスタの製造方法 | |
JPH04251934A (ja) | 半導体装置 | |
US5523594A (en) | Heterojunction bipolar transistor | |
Lather | Study of Semiconductor Devices |