JPS62193240A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62193240A
JPS62193240A JP3377486A JP3377486A JPS62193240A JP S62193240 A JPS62193240 A JP S62193240A JP 3377486 A JP3377486 A JP 3377486A JP 3377486 A JP3377486 A JP 3377486A JP S62193240 A JPS62193240 A JP S62193240A
Authority
JP
Japan
Prior art keywords
pattern
wafer
semiconductor device
information
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3377486A
Other languages
English (en)
Inventor
Junichi Hoshi
淳一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3377486A priority Critical patent/JPS62193240A/ja
Publication of JPS62193240A publication Critical patent/JPS62193240A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に製造工程の
管理の厳密化及び容易化を目ざした半導体装置の製造方
法に関する。
〔従来の技術〕
半導体装置は一般に多数個どりの結晶基板(ウェハ)に
対し各種の処理を施して製造される。
従来、半導体装置の製造工程(70ロセス)内でのウェ
ハの管理は、−塊にして流れる単位(ロフト)毎に行わ
れており、ロフト毎に紙製あるいは磁気カード製の流動
票と称するものを添付し、当該ロフトの日程管理、品質
管理等の管理が行なわれている。この様な管理において
は、製造される半導体装置の品質保証はロフト単位で行
なわれることになる。しかるに、半導体装置に対する品
質、信頼性等の要求は年々厳しくなる一方であり、この
ため製造プロセスにおける管理をロット単位からウェハ
単位へと移行することも考えられている。
ウェハ単位の管理は、たとえばウニノ1に番号等のパタ
ーンを記入する(ナンバリング)ことによシ行なうこと
ができる。このナンバリングによシ半導体装置名、ロフ
ト番号、ウニノ・番号等を表示することができる。しか
して、このナンバリングはたとえばダイヤモンドインあ
るいはレーデマーカ等によシ直接ウニI・に対し記入す
ることによシ行なうことができるが、更に多くの情報を
ウニ/Sに記入するためには上記ナンバリングのパター
ンを細密化せざるを得ない。しかるに、上記の様な従来
のダイヤそノド4ンあるいはレーデマーカ等で細密ノ4
ターンを形成しようとすると解像度が低下し十分なナン
バリングを行なうことができない。
そこで、ウェハにはウェハ番号及びその他の少しの情報
のみを表示しておき、各ウェハに関する全ての情報を別
途流動管理用ホストコンビエータにストアする方法が検
討されている。この方法はフレキシブルなmt有するも
のの、ソフトウェアによりバックアップされているため
、誤動作等によシ錯誤を生ずる可能性がちシ更に事故等
によシ情報が消失する可能性もある等、極めて重大且つ
危険な問題がある。
〔問題点を解決するための手段〕
本発明によれば、上記の如き従来技術の問題点を解決す
るものとして、フォトリソグラフィーを用いてウェハt
−ノリーンエッチングする工程を含む半導体装置の製造
方法において、該ノ4ターンエツチングの少なくとも1
回において半導体装置形成領域外にウェハに関する情報
A’ターンを同時エツチングにより形成することを特徴
とする、半導体装置の製造方法が提供される。
〔実施例〕
以下、図面を参照しながら本発明の具体的実施例を説明
する。
第1図は本発明方法の一災施例においてエツチングによ
り A’ターン形成されたウェハの一例を示す平面図で
ある。
第1図において、1はウェハたとえばシリコンウェハで
ある。2は当該エツチング工程で加工された各半導体装
置形成部分である。また、3は当該エツチング工程で加
工されたアライメントパターンであシ、4は同時に加工
された当該ウェハ情報を表示するパターンである。本実
施例においては、パターン4は半導体装置の名称と製造
ロフト番号とからなる。
パターンエツチングにおいては、ウェハに対しフォトレ
ジストが塗布され、しかる後に露光装置(ステツノ母−
)によシバターン露光が行なわれ、次いでフォトレノス
トを現像した後にエツチング(たとえばグラズマエッチ
ング)してウェハ加工が行なわれ、次いでレジストの除
去が行なわれる。
第2図はよ記ノ4ターンエツチングの際にステッパーに
装着されて使用される露光パターンマスクの平面図であ
る。マスク5には半導体装置の加工のため・ぐターン6
が形成されている外に、アライメントパターン3の加工
のためのパターン7及びウェハ情報表示用/4’ターン
4の加工のためのパターン8が形成されている。
ステッパーでウェハ1上に塗布されたフォトレジストを
パターン露光する際には、たとえば第1図におけるA部
分(即ち、半導体装置4個分)の露光を第2図のマスク
5を4枚のマスキングブレード10a、10b、10c
、10dにょシ覆って行ない、第1図におけるB部分(
即ち、半導体装置4個分とアライメントパター7部分)
の露光を第2図のマスク5を3枚のマスキンググレード
10atlOa、lOdにょシ覆って行ない、第1図に
おけるC部分(即ち、半導体装置4個分とアライメント
パターン及び情報表示/4’ターンの部分)の露光を第
2図のマスク5を3枚のマスキングブレード10 a 
s 10 b y 10 aによシ覆って行なう。
かくして露光されたパターンに従ってウェハ1がエツチ
ングされ、これによシ半導体装置部分の加工と同時にア
ライメン) i4ターン3及び情報表示パターン4が形
成される。
半導体装置製造プロセスにおいては、ノ母ターンエツチ
ングは一般に複数回行なわれるが、ウェハ情報表示・f
ターンはそのいづれの工程においても所望によシ形成す
ることができる。これら複数回のパターンエツチングに
おいて、製造すべき各半導体装置に対する各回のノ4タ
ーンの位置合せ(アライメント)を行なうことが必要で
あシ、このためアライメントパターン3を使用すること
ができる。そのため、アライメン) z?パターンは最
初のパターンエツチング時に形成するのが好ましく、次
回以降は該・9ターンを基準として露光装置側でTVモ
ニタ等で検出しなからアライメントを行なうことがでさ
る(テレビ方式)。
尚、アライメントはその他ウェハ1の直線状切欠(ファ
セット)を基準として機械的に行なうこともできる。
更に、アライメントは上記の様にウェハ単位で行なうか
わシに半導体装置部分6ごとに行なうこともできる。こ
の方法はステツノ!−が出現してから主に行われている
アライメント方法であり、ウェハを単TIcX 、 Y
 、θでアライメントするのではなく、半導体装置部分
毎にアライメントを行えるため、半導体装置の合せ精度
が向上し、その収率向上に威力を発揮できる。本方法の
アライメントパターンは、通常半導体装置部分の左右の
スクライプラインに配置される。これらのパターンは全
て露光itによシ形成される。
本実施例によれば、ウェハ上の有効な半導体装置領域を
減少させることなく、半導体装置名等の情報をウェハ上
に表示することができる。また、該情報表示・母ターン
の形成に殊更な装置を必要としないために、ウェハコス
トを低減させることができる。また、パターニングにフ
ォトリングラフイー技術を使用しているために、低欠陥
、高品質なパターン形成方法となっている。
更に、本実施例においては、情報表示パターンはウェハ
の表側の面に形成されているので、読取9が容易となり
、またウェハの取扱は通常裏側の面を支持して行なわれ
るのでパターンの劣化が防止され、更に加工時に矢面を
バキュームチャックしてもウェハフラットネスを悪化さ
せることがなく正確な加工が可能である。
尚、本実施例において、情報表示パターンは、従来のよ
うに何も人間の目に見える必要はなく、例えばバーコー
ド等であっても何ら問題はない。
この場合には適宜の読取装置によ多情報の読取シを行な
うことができる。
第3図は本発明方法の他の実施例において使用されるス
テッパーの部分−“成因である。
第3図において、11はシャッターであり、12は上記
第2図におけると同様なマスキンググレードであり、ま
た13は光透過型の表示装置たとえば液晶表示装置であ
る。該液晶表示装置13は所望のf報パターンを表示す
ることができる。
第3図において、不図示の光源からの光は左方から右方
へと進行し、シャッター11に到達する。
該シャッターが開いている時には光はこれを通過してマ
スキングブレード11の位置に到達する。
尚、この際一部の光は液晶表示装置13を通過しり後ニ
マスキンググレード12に到達する。該マスキンググレ
ード位置を通過した光は右方にある不図示の露光/4’
ターンマスクへと入射する。
そこで、第1図におけるA部分の様な半導体装置部分の
みの露光の場合にはマスキングブレード12を用いて液
晶表示装置13を通過した光を遮シ、一方法1図におけ
るC部分の様な情報表示パターン4を含む露光の場合に
は液晶表示装置13に所望・母ターンの表示を行ない且
つ該液晶表示装置を通過する光の到達するマスキンググ
レード12を除去することにより、上記第1図及び第2
図に関し説明したと同様なパターンエツチング工程を実
現することができる。
本実施例の場合には、必要に応じて表示すべき情報のパ
ターンを変えることができ、たとえばウェハ毎に固有な
情報をも各ウェハに表示することができる。
ステツバ−tri 、ミニコンビエータクラスのコンビ
エータを内蔵しているために、データ処理能力が高く、
前述した工程管理用ホストコンピュータとのやシと9も
容易に可能である。従って、所望の表示・ぐターン形成
という出力能力は、非常に優れていると言える。
第4図は本発明の更に別の実施例においてパターンエツ
チングされたウェハを示す平面図である。
第4図において、ウェハ14には該ウェハ製造時にミラ
ーグロノエクションアライナ等の全面露光タイプのアラ
イナによシ形成されたファセットパターン15及びウェ
ハ材料品質表示・リーン16が設けられている。また、
17は本発明の半導体製造工程においてエツチングによ
り形成された情報表示・セターンである。この情報表示
パターンは上記実施例と同様にして形成することができ
る。尚第4図においては、図示されていないが、第1図
におけると同様にウェハ14には半導体装置部分のパタ
ーンが形成されている。
本実施例によれば、ウェハに切欠が存在しないためにウ
ェハ品質ひいては半導体装置の品質が向上する。また、
ファセットtJ?ターン15を通常のウェハと同様にS
EMI規格等のファセットと同一形状に形成することで
、各棟台せ機構によるアライメントが可能となり、従来
のウェハの場合との互換性が高くなる。また、ウェハ品
質及び半導体装置の製造工程内の品質を一貫して管理で
きるため、非常に効力のある管理手段となり得る。そし
て。
両工程の品質表示パターンを半導体装置領域以外の同一
の場所に形成するため、非常に面積をM効に活用してお
シ、また、ステツノ9−もしくはミラープロジェクシ菖
ンアライナ等高解像カアライチを使用することによシ表
示可能な情報量全非常に大きくすることができる。
本発明においてはウェハに表示する情報は、単に該当す
るウェハの品質である必要はなく、ロットの情報、ある
いは製造装置の情報、あるいは極端な場合、担当者のコ
メントであっても良い。また、本ウェハを記憶蝶体とし
て積極的に利用して、情報伝達経路として使用すること
もできる。本発明の伝達経路は、各種の制約はあるもの
の、該当ウェハと1対1に対応しているために、その用
途は大きい。例えば容易にフィードフォワードルーグを
形成することができる。また、本発明においては各種出
力能力を保有しない製造装置群の代わシに、相当する露
光工程に於て、各製造装置群の製造履歴をウェハに刻む
ことができる。
また、本発明においては露光装置のアライメント機構に
は付随するパターン認識機能を利用して、露光装置を、
前記パターンの読取装置とすることも考えられる。
〔発明の効果〕
以上の様な本発明によれば、半導体装置の製造グロセス
において、ツリー/エツチングの工程にて必要に応じて
ウェハに所望の情報表示パターンを形成することができ
るので、工程管理をより厳密且つ容易に行なうことがで
き、また工程の自動化を進める上でも有利となる。
【図面の簡単な説明】
第1図及び第4図は本発明によりパターン形成されたウ
ェハの平面図である。 第2図は本発明において使用される露光パターンマスク
の平面図である。 第3図は本発明において使用される露光装置の部分構成
図である。 1.14:ウェハ、2二半導体装置形成部分、3ニアラ
イメンドパターン、4.17 :情報表示パターン、5
:露光パターンマスク、10a〜10d。 12:マスキングブレード、11:シャッター、13:
液晶表示装置、15 : 77セツトパターン、16:
ウェハ材料品質表示/4’ターン。 代理人 弁理士  山 下 穣 平 第1図 ’−A 第2図 、、−10a

Claims (2)

    【特許請求の範囲】
  1. (1)フォトリソグラフィーを用いてウェハをパターン
    エッチングする工程を含む半導体装置の製造方法におい
    て、該パターンエッチングの少なくとも1回において半
    導体装置形成領域外にウェハに関する情報パターンを同
    時エッチングにより形成することを特徴とする、半導体
    装置の製造方法。
  2. (2)ウェハに関する情報をアライメント用パターン内
    または該パターンの近傍に形成する、特許請求の範囲第
    1項の半導体装置の製造方法。
JP3377486A 1986-02-20 1986-02-20 半導体装置の製造方法 Pending JPS62193240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3377486A JPS62193240A (ja) 1986-02-20 1986-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3377486A JPS62193240A (ja) 1986-02-20 1986-02-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62193240A true JPS62193240A (ja) 1987-08-25

Family

ID=12395796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3377486A Pending JPS62193240A (ja) 1986-02-20 1986-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62193240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150861A (ja) * 1989-11-07 1991-06-27 Mitsubishi Electric Corp 半導体製造方法
US5764269A (en) * 1994-04-08 1998-06-09 Hitachi Koki Co., Ltd. Electrophotographic apparatus with optical scanning unit pivotable in horizontal plane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150861A (ja) * 1989-11-07 1991-06-27 Mitsubishi Electric Corp 半導体製造方法
US5764269A (en) * 1994-04-08 1998-06-09 Hitachi Koki Co., Ltd. Electrophotographic apparatus with optical scanning unit pivotable in horizontal plane

Similar Documents

Publication Publication Date Title
US4849313A (en) Method for making a reticle mask
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US6300018B1 (en) Photolithography mask having a subresolution alignment mark window
KR930002676B1 (ko) 기판위에 규칙적으로 배열된 동일 패턴들을 제조하기 위한 스텝-앤-리피트 공정에 사용된 패턴 데이타 검증용 장치
JPS5968928A (ja) 半導体装置の製造方法
US5161114A (en) Method of manufacturing a reticule
JPS62193240A (ja) 半導体装置の製造方法
US20040151989A1 (en) Photo mask, method of manufacturing electronic device, and method of manufacturing photo mask
US3905817A (en) Method of manufacturing a thin encoder disc
JPH01234850A (ja) 半導体集積回路用フォトマスク
KR0154795B1 (ko) 액정 표시 장치용 패널
JPH0276214A (ja) ホトリソグラフィー工程におけるガラスマスク
JPS62157035A (ja) マスク板の製造方法
JPS61284910A (ja) 半導体装置製造用基板および半導体装置製造方法
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
JPH056176B2 (ja)
JPS6345091B2 (ja)
JP2715462B2 (ja) レチクル及びこれを用いる半導体装置の製造方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH0221612A (ja) 写真処理方法
JPS63148611A (ja) 半導体基板のマ−キング方法
JPS6111461B2 (ja)
KR200188169Y1 (ko) 포토마스크
JPS61185929A (ja) X線露光マスク
JPH08213302A (ja) 微細加工方法及びこの加工方法に用いる微細加工用フォトマスク