JPS62190860A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62190860A JPS62190860A JP3437086A JP3437086A JPS62190860A JP S62190860 A JPS62190860 A JP S62190860A JP 3437086 A JP3437086 A JP 3437086A JP 3437086 A JP3437086 A JP 3437086A JP S62190860 A JPS62190860 A JP S62190860A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- semiconductor substrate
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000010931 gold Substances 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000007257 malfunction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半専′Ｆ＋装置に関し、特にこの半導体装置の
ノイズによる絶製作防止に関する。
ノイズによる絶製作防止に関する。
従来の半導体装置は、半導体基板の一方の面にトランジ
スタ等の素子を形成し、他方の面は直接リードフレーム
等にマウントされ、半導体基板とリードフレームは電気
的に接続されていた。
スタ等の素子を形成し、他方の面は直接リードフレーム
等にマウントされ、半導体基板とリードフレームは電気
的に接続されていた。
上述した従来の半導体装置は、素子が半導体基板の一方
の面のみに形成されるので、大容量のコンデンサを形成
するとチップの面積が増大し、半導体装置のコストが高
くなるという欠点かめる。
の面のみに形成されるので、大容量のコンデンサを形成
するとチップの面積が増大し、半導体装置のコストが高
くなるという欠点かめる。
半導体装置ｔシステムに組み込んで使用すると、電源＆
！または基準電源線にのったノイズにより半導体装置が
誤動作し、システムが正常に動作しなくなるということ
があった。この対策として、誤動作を起こしそうな半導
体装置の近傍の電源線と基準電源線の間にコンデンサを
挿入して半導体装置のノイズによる誤動作を防止してい
た。しかしこの場合、誤動作を起こ丁半導体装置が予見
しにくいたり、システム七使用ちれるはとんどの半導体
装置に対してコンチン′！７″を使用する必要かめるの
で、システムの部品数が増大し、システム全体のコスト
が高くなるという欠点がめった。
！または基準電源線にのったノイズにより半導体装置が
誤動作し、システムが正常に動作しなくなるということ
があった。この対策として、誤動作を起こしそうな半導
体装置の近傍の電源線と基準電源線の間にコンデンサを
挿入して半導体装置のノイズによる誤動作を防止してい
た。しかしこの場合、誤動作を起こ丁半導体装置が予見
しにくいたり、システム七使用ちれるはとんどの半導体
装置に対してコンチン′！７″を使用する必要かめるの
で、システムの部品数が増大し、システム全体のコスト
が高くなるという欠点がめった。
本発明は上記実情に＆与てなされたもので、本発明では
半導体基板の一方の面に能動素子および受動素子を形成
し、他方の而に誘電体層を形成しさらに該誘電体層上に
金属層を形成し該金塊層と半導体基板の間でコンデンサ
を構成して、このコンデンサにより前記能動素子のノイ
ズによる誤動作を防止している。
半導体基板の一方の面に能動素子および受動素子を形成
し、他方の而に誘電体層を形成しさらに該誘電体層上に
金属層を形成し該金塊層と半導体基板の間でコンデンサ
を構成して、このコンデンサにより前記能動素子のノイ
ズによる誤動作を防止している。
本発明の実施例について図面を参照して説明する０
第１図は本発明の一実施例の部分断面図である。
第１図において、半導体基板１の一方の而にＮＰＮ型ト
ランジスタ２と抵抗素子３が形成されている。また半導
体基板ｌの他方の面は誘電体層４で被われさらに、誘電
体層４は金属層５で被われている。ＮＰＮトランジスタ
２と抵抗索子３は不縄物拡散やイオン注入等の方法によ
り形成される。
ランジスタ２と抵抗素子３が形成されている。また半導
体基板ｌの他方の面は誘電体層４で被われさらに、誘電
体層４は金属層５で被われている。ＮＰＮトランジスタ
２と抵抗索子３は不縄物拡散やイオン注入等の方法によ
り形成される。
誘１１体層４は、シリコン取化膜または窒化膜等である
。金属層５は、金蒸着等の方法により形成される。
。金属層５は、金蒸着等の方法により形成される。
この金塊層５をリードフレーム等を介して電源線Ｖｃｃ
に接続し半導体基板１を基準電源＆１（ＧＮＩ））に接
続することにより、第２図の等価回路図に示すように、
コンデンサＣがＶｃｃとＧＮＤの間にで′＠あがる。コ
ンデンサＣの容量は、誘電体層４の櫟さおよび材１ｆｊ
ｔ変えることにより所望の値に設計することができる。
に接続し半導体基板１を基準電源＆１（ＧＮＩ））に接
続することにより、第２図の等価回路図に示すように、
コンデンサＣがＶｃｃとＧＮＤの間にで′＠あがる。コ
ンデンサＣの容量は、誘電体層４の櫟さおよび材１ｆｊ
ｔ変えることにより所望の値に設計することができる。
以上説明したように本発明は誘電体層４を半導体基板１
と金一層５ではさみ金属層５を電源線に接続し半導体基
板１を基準電源線に接続することにより電源線と基準ｔ
ｇ線の間にコンデンサを形成することができる。このコ
ンデンサは半導体基板の能動素子や受動素子を形成して
いる面とは別の面に形成されるのでチップの面積を増大
させることはない。従って、半導体装置のコストを高く
することなく大容量のコンデンサを形成することができ
る。また、本発明による半導体装置をシステムに組み込
んだ場合は、半導体装置の内部で電源線と基準電源線の
間にコンデンサが形成されているので、この半導体装置
の近傍の電源線と基準電源線の間にはコンデンサを挿入
する必要がなくなり、システム全体の部品数が低減し、
従ってシステムのコストを低くすることができる効果が
ある。
と金一層５ではさみ金属層５を電源線に接続し半導体基
板１を基準電源線に接続することにより電源線と基準ｔ
ｇ線の間にコンデンサを形成することができる。このコ
ンデンサは半導体基板の能動素子や受動素子を形成して
いる面とは別の面に形成されるのでチップの面積を増大
させることはない。従って、半導体装置のコストを高く
することなく大容量のコンデンサを形成することができ
る。また、本発明による半導体装置をシステムに組み込
んだ場合は、半導体装置の内部で電源線と基準電源線の
間にコンデンサが形成されているので、この半導体装置
の近傍の電源線と基準電源線の間にはコンデンサを挿入
する必要がなくなり、システム全体の部品数が低減し、
従ってシステムのコストを低くすることができる効果が
ある。
なお、本実施例では半導体基板を基準を源線、金属層を
電源線に接続しているが逆の接続、すなわち、半導体基
板を電源線、金属層を基準電源線に接続すること、また
、この他に信号線に接続することも本発明の範囲に含ま
れるものである。
電源線に接続しているが逆の接続、すなわち、半導体基
板を電源線、金属層を基準電源線に接続すること、また
、この他に信号線に接続することも本発明の範囲に含ま
れるものである。
第１図は本発明の一実施例の部分断面図、第２図は第り
図に対厄する等価回路図である。 １・・・・・・半導体基板、２・・・・・・ＮＰＮトラ
ンジスタ、３・・・・・・抵抗素子、４・・・・・・誘
電体層、５・・・・・・金属層。 代理人 弁理士 内 原 晋 −：、第 ｌ
図 系Ｚ図
図に対厄する等価回路図である。 １・・・・・・半導体基板、２・・・・・・ＮＰＮトラ
ンジスタ、３・・・・・・抵抗素子、４・・・・・・誘
電体層、５・・・・・・金属層。 代理人 弁理士 内 原 晋 −：、第 ｌ
図 系Ｚ図
Claims (1)
- 半導体基板の一方の面に能動素子および受動素子を形成
した半導体装置において、前記半導体基板の他方の面に
誘電体層を形成し、さらに該誘電体層上に金属層を形成
し、該金属層と半導体基板の間でコンデンサを構成した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3437086A JPS62190860A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3437086A JPS62190860A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190860A true JPS62190860A (ja) | 1987-08-21 |
Family
ID=12412282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3437086A Pending JPS62190860A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165167A (ja) * | 1987-12-22 | 1989-06-29 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-02-18 JP JP3437086A patent/JPS62190860A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01165167A (ja) * | 1987-12-22 | 1989-06-29 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6048106B2 (ja) | 半導体集積回路 | |
| US5585664A (en) | Semiconductor integrated circuit device | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPS62190860A (ja) | 半導体装置 | |
| JPH03248567A (ja) | 入力保護用トランジスタ | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH0669422A (ja) | 半導体集積回路 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH01286353A (ja) | 混成集積回路 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPH02114533A (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH04179126A (ja) | シールド構造をもつ半導体集積回路装置 | |
| JPS6355871B2 (ja) | ||
| JPH04113639A (ja) | 半導体装置 | |
| JPS61194864A (ja) | 半導体装置 | |
| JPH0425065A (ja) | 半導体装置 | |
| JPH0237776A (ja) | 半導体装置 | |
| JPH01201928A (ja) | 半導体装置 | |
| JPS58175857A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS62293670A (ja) | 半導体メモリ装置 | |
| JPH07307438A (ja) | コンデンサ内蔵型半導体集積回路及びその製造方法 |