JPH0425065A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0425065A JPH0425065A JP12620590A JP12620590A JPH0425065A JP H0425065 A JPH0425065 A JP H0425065A JP 12620590 A JP12620590 A JP 12620590A JP 12620590 A JP12620590 A JP 12620590A JP H0425065 A JPH0425065 A JP H0425065A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- polycrystalline silicon
- resistor
- transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にトランジスタ等のディ
スクリート素子において、コンデンサを一体形成した半
導体装置に関する。
スクリート素子において、コンデンサを一体形成した半
導体装置に関する。
従来、この種の半導体装置は、トランジスタを例にとっ
た場合第３図に示ずように動作速度を向上させるための
通称スピードアップコンデンサと呼ばれる単体コンデン
サ１１を使用する場合があるか、単体１〜ランジスタ９
とは別に単体コンデンサ１１と単体抵抗１０を外部素子
として必要となっていた。
た場合第３図に示ずように動作速度を向上させるための
通称スピードアップコンデンサと呼ばれる単体コンデン
サ１１を使用する場合があるか、単体１〜ランジスタ９
とは別に単体コンデンサ１１と単体抵抗１０を外部素子
として必要となっていた。
上述した従来の半導体装置は、トランジスタの他にコン
デンサ、及び抵抗が必要となっているので、回路構成時
に部品点数が多くなり実装スペースも大になるという欠
点がある。
デンサ、及び抵抗が必要となっているので、回路構成時
に部品点数が多くなり実装スペースも大になるという欠
点がある。
また、抵抗のみを内蔵したトランジスタがあるが、コン
デンサは抵抗と並列にする必要があるため、抵抗内蔵ト
ランジスタは使用できす、コンデンサのみの追加では回
路構成てきないという欠点がある。
デンサは抵抗と並列にする必要があるため、抵抗内蔵ト
ランジスタは使用できす、コンデンサのみの追加では回
路構成てきないという欠点がある。
さらに、コンデンサを内蔵した半導体素子としては、Ｉ
Ｃ，ＬＳＩ等の集積度の高い半導体素子があるが、絶縁
をとるための埋込層が必要となること、リソグラフィー
回数が多くなること、チップ面積が大きくなることなど
、ＩＣ，ＬＳＩの製造方法を適用するにはコスト高にな
るという欠点がある。
Ｃ，ＬＳＩ等の集積度の高い半導体素子があるが、絶縁
をとるための埋込層が必要となること、リソグラフィー
回数が多くなること、チップ面積が大きくなることなど
、ＩＣ，ＬＳＩの製造方法を適用するにはコスト高にな
るという欠点がある。
本発明の目的は、ディスクリ−１〜半導体素子にコンデ
ンサを内蔵一体化し回路構成時に部品点数を低減でき、
実装スペースを小さくてきる半導体装置を提供すること
にある。
ンサを内蔵一体化し回路構成時に部品点数を低減でき、
実装スペースを小さくてきる半導体装置を提供すること
にある。
本発明の半導体装置は、ディスクリ−１−半導体素子自
体に一体形成されたコンデンサを有して構成される。
体に一体形成されたコンデンサを有して構成される。
特に、トランジスタ等のディスクリート素子において素
子の形成された基板上の絶縁膜」二に多結晶シリコン等
により形成されたコンデンサを有している。
子の形成された基板上の絶縁膜」二に多結晶シリコン等
により形成されたコンデンサを有している。
次に、本発明について図面を参照して説明する。第１図
（ａ）、（ｂ）は本発明の一実施例のコンデンサ形成領
域の断面構造説明図、およびその上面からのパターン説
明図である。本発明の一実施例として半導体素子として
トランジスタを例にあげて説明する。
（ａ）、（ｂ）は本発明の一実施例のコンデンサ形成領
域の断面構造説明図、およびその上面からのパターン説
明図である。本発明の一実施例として半導体素子として
トランジスタを例にあげて説明する。
第１図（ａ）、（ｂ）に示すように、酸化膜等の絶縁膜
２ａの」二にリン等を高濃度に拡散、まなはイオン注入
されたコンデンサ形成用多結晶シリコン３を形成する。
２ａの」二にリン等を高濃度に拡散、まなはイオン注入
されたコンデンサ形成用多結晶シリコン３を形成する。
次に、層間の絶縁膜２ｂを被着し、このコンデンサ形成
用多結晶シリコン３の一端にコンタクト孔をあけ、アル
ミニウム電極４ａを接続し、コンデンサの片側の端子と
なる。さらに、必要とするコンデンサ容量により決定さ
れた面積をもつコンデンサ形成用多結晶シリコン３の上
に容量を決定するための所定の厚さをもつ窒化膜等の絶
縁膜２Ｃを介し、アルミニウム電極４１〕が被覆されて
コンデンサを形成しているものである。
用多結晶シリコン３の一端にコンタクト孔をあけ、アル
ミニウム電極４ａを接続し、コンデンサの片側の端子と
なる。さらに、必要とするコンデンサ容量により決定さ
れた面積をもつコンデンサ形成用多結晶シリコン３の上
に容量を決定するための所定の厚さをもつ窒化膜等の絶
縁膜２Ｃを介し、アルミニウム電極４１〕が被覆されて
コンデンサを形成しているものである。
第１図（１つ）には、第１図（ａ）の断面構造をもつコ
ンデンサおよび抵抗の」二面視パターン例を示す説明図
である。
ンデンサおよび抵抗の」二面視パターン例を示す説明図
である。
この実施例では、コンデンサと同様に抵抗形成用多結晶
シリコン５によりトランジスタのペースポンディング領
域６すなわちペース電極に直列に抵抗が接続され、それ
と並列に第１図（ａ）の断面構造であるコンデンサ形成
用多結晶シリコン３によってコンデンサか形成され、第
３図と等価回路になるようにしたちのである。なお、第
１図（１））ではトランジスタ能動領域のパターンは割
愛している。
シリコン５によりトランジスタのペースポンディング領
域６すなわちペース電極に直列に抵抗が接続され、それ
と並列に第１図（ａ）の断面構造であるコンデンサ形成
用多結晶シリコン３によってコンデンサか形成され、第
３図と等価回路になるようにしたちのである。なお、第
１図（１））ではトランジスタ能動領域のパターンは割
愛している。
第２図（ａ）、（ｂ）は、本発明の他の実施例の断面構
造説明図と、その上固視パターンの説明図である。抵抗
・コンデンサ形成用多結晶シリコン８には、その多結晶
シリコン８の両端にコンタクト孔７をあけ、アルミニウ
ム電極４ａ、４ｂを接続することによって、コンデンサ
と同時に抵抗を形成している。
造説明図と、その上固視パターンの説明図である。抵抗
・コンデンサ形成用多結晶シリコン８には、その多結晶
シリコン８の両端にコンタクト孔７をあけ、アルミニウ
ム電極４ａ、４ｂを接続することによって、コンデンサ
と同時に抵抗を形成している。
この第２の実施例では、ひとつの抵抗・コンデンサ形成
用多結晶シリコン８で抵抗とコンデンサを同時に形成て
きるため、ペレット面積を縮小化できる利点がある。
用多結晶シリコン８で抵抗とコンデンサを同時に形成て
きるため、ペレット面積を縮小化できる利点がある。
以−ト説明したように本発明は、トランジスタ等のディ
スクリ−１〜素素子体にコンデンサを内蔵することによ
り、回路構成時に実装部品点数を低減でき、また実装ス
ペースも小さくてきる効果がある。
スクリ−１〜素素子体にコンデンサを内蔵することによ
り、回路構成時に実装部品点数を低減でき、また実装ス
ペースも小さくてきる効果がある。
第１図（ａ）、（ｂ）は本発明の一実施例のコンデンサ
形成領域の断面構造説明図およびその上固視パターン説
明図、第２図（ａ＞、（ｂ）は本発明の他の実施例の断
面構造説明図およびその上固視パターン説明図、第３図
は従来の半導体装置の一例の回路構成図である。 １・・・半導体基板、２・・・絶縁膜、３・・・コンデ
ンサ形成用多結晶シリコン、４・・・アルミ電極、５・
・・抵抗形成用多結晶シリコン、６・・・ペースボンデ
ィング領域、７・・・コンタク１〜孔、８・・・抵抗・
コンデンサ形成用多結晶シリコン、９・・単体トランジ
スタ、１０・・・単体抵抗、１１・・・単体コンデンサ
。
形成領域の断面構造説明図およびその上固視パターン説
明図、第２図（ａ＞、（ｂ）は本発明の他の実施例の断
面構造説明図およびその上固視パターン説明図、第３図
は従来の半導体装置の一例の回路構成図である。 １・・・半導体基板、２・・・絶縁膜、３・・・コンデ
ンサ形成用多結晶シリコン、４・・・アルミ電極、５・
・・抵抗形成用多結晶シリコン、６・・・ペースボンデ
ィング領域、７・・・コンタク１〜孔、８・・・抵抗・
コンデンサ形成用多結晶シリコン、９・・単体トランジ
スタ、１０・・・単体抵抗、１１・・・単体コンデンサ
。
Claims (1)
- ディスクリート半導体素子自体にコンデンサを内蔵した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620590A JPH0425065A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12620590A JPH0425065A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425065A true JPH0425065A (ja) | 1992-01-28 |
Family
ID=14929318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12620590A Pending JPH0425065A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425065A (ja) |
-
1990
- 1990-05-16 JP JP12620590A patent/JPH0425065A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937489B2 (ja) | 受動素子を有する半導体デバイスおよびそれを作製する方法 | |
| KR950030242A (ko) | 반도체장치와 그 제조방법 | |
| JPH1070244A (ja) | アナログ半導体装置及びその製造方法 | |
| JPH0425065A (ja) | 半導体装置 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JPH0897367A (ja) | 半導体装置 | |
| JPH03257855A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| KR930012122B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 | |
| KR930022556A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6142945A (ja) | 半導体装置 | |
| KR970003730B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JPS62190860A (ja) | 半導体装置 | |
| JPH0714874A (ja) | 半導体装置 | |
| JPH01189141A (ja) | 半導体装置 | |
| JPH02222574A (ja) | 半導体装置 | |
| KR20000031018A (ko) | 반도체 소자의 부하저항 제조방법 | |
| JPS62279667A (ja) | 半導体装置 | |
| JPH0312459B2 (ja) | ||
| JPH0283977A (ja) | 半導体装置 | |
| JPS62247595A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60142537A (ja) | 集積回路装置の製造方法 |