JPH02222574A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02222574A JPH02222574A JP4457489A JP4457489A JPH02222574A JP H02222574 A JPH02222574 A JP H02222574A JP 4457489 A JP4457489 A JP 4457489A JP 4457489 A JP4457489 A JP 4457489A JP H02222574 A JPH02222574 A JP H02222574A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- recess
- wiring metal
- wiring
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000005669 field effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は微細半導体装置、特に半導体集積回路配線に関
するものである。
するものである。
半導体集積回路の配線構造としては１通常、平坦な半導
体表面に配線金属を堆積した構造が使用されている。
体表面に配線金属を堆積した構造が使用されている。
半導体装置の微細化に伴い、配線コンタクト部でのコン
タクト抵抗の増大が問題となってきている。コンタクト
抵抗は半導体と配線金属との接触面積に反比例するので
、コンタクト抵抗をできるだけ小さくするためには、接
触面積ができるだけ大きいことが望ましい。
タクト抵抗の増大が問題となってきている。コンタクト
抵抗は半導体と配線金属との接触面積に反比例するので
、コンタクト抵抗をできるだけ小さくするためには、接
触面積ができるだけ大きいことが望ましい。
本発明の目的は微細半導体装置において、半導体と配線
金属との接触面積を大きくし、コンタクト抵抗をできる
だけ小さくした半導体装置を提供することにある。
金属との接触面積を大きくし、コンタクト抵抗をできる
だけ小さくした半導体装置を提供することにある。
前記目的を達成するため１本発明は基板表面に形成され
た半導体装置を構成する配線コンタクト部の半導体が凹
部であり、少なくとも凹部側面において半導体と配線金
属が接続していることを特徴とする半導体装置である。
た半導体装置を構成する配線コンタクト部の半導体が凹
部であり、少なくとも凹部側面において半導体と配線金
属が接続していることを特徴とする半導体装置である。
本発明の半導体装置においては、半導体と配線金属との
接触面積は、半導体装置の大きさに単純には依存しない
１例えば１通常の平坦な半導体表面での半導体と配線金
属との接触面積のコンタクトホール寸法依存性と平坦な
半導体表面積とは同じであるが、高さ１ｉｍの四角柱の
構造を有する半導体部分での半導体と配線金属との接触
面積のコンタクトホール寸法依存性は、第３図に示すよ
うに、後者の構造での接触面積が明らかに大きい。
接触面積は、半導体装置の大きさに単純には依存しない
１例えば１通常の平坦な半導体表面での半導体と配線金
属との接触面積のコンタクトホール寸法依存性と平坦な
半導体表面積とは同じであるが、高さ１ｉｍの四角柱の
構造を有する半導体部分での半導体と配線金属との接触
面積のコンタクトホール寸法依存性は、第３図に示すよ
うに、後者の構造での接触面積が明らかに大きい。
従って、従来の半導体装置で問題となってくる微細化に
よるコンタクト抵抗の増大を大幅に低減できる。
よるコンタクト抵抗の増大を大幅に低減できる。
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例の断面図であり、第２図（ａ
）〜（ｃ）は本発明の一実施例の製造方法を説明するた
めの工程順に示した半導体装置の模式的断面図である。
）〜（ｃ）は本発明の一実施例の製造方法を説明するた
めの工程順に示した半導体装置の模式的断面図である。
第１図に示すように、シリコン基板１上に形成したＭＯ
３型電界効果トランジスタ２において、ソースとドレイ
ン部に凹部３が形成され、該凹部３の側面及び底部でソ
ース及びドレインが配線金属４と電気的に接続されてい
る。
３型電界効果トランジスタ２において、ソースとドレイ
ン部に凹部３が形成され、該凹部３の側面及び底部でソ
ース及びドレインが配線金属４と電気的に接続されてい
る。
次に第２図の半導体装置の製造方法について説明する。
まず、第２図（ａ）に示すように、シリコン基板１上に
ＮＭＯ５型Ｏ５効果トランジスタ２を形成した後、該電
界効果トランジスタ２のソース、ドレインの領域に対応
して１１ｍ厚のＣｖＤシリコン膜（シリコン酸化膜）５
に一辺０．５−のコンタクトホール６及びこれに連通し
て電界効果トランジスタ２のソース。
ＮＭＯ５型Ｏ５効果トランジスタ２を形成した後、該電
界効果トランジスタ２のソース、ドレインの領域に対応
して１１ｍ厚のＣｖＤシリコン膜（シリコン酸化膜）５
に一辺０．５−のコンタクトホール６及びこれに連通し
て電界効果トランジスタ２のソース。
ドレイン部を貫ぬく凹部３をドライエツチング法により
形成する１次いで、第２図（ｂ）において、前記シリコ
ン基板１に、斜めイオン注入法により。
形成する１次いで、第２図（ｂ）において、前記シリコ
ン基板１に、斜めイオン注入法により。
凹部３の側面と底部に不純物を導入してソース。
ドレイン７を凹部３に沿って形成し、１０００℃、１０
秒の短時間アニールにより活性化を行う、さらに、第２
図（ｃ）に示すように、スパッタ法により、コンタクト
ホール６及び凹部３を埋めてアルミニウム・シリコン！
１１４を全面に１４堆積した後、通常のホトレジスト工
程とドライエツチング工程によりバターニングを行い、
これを配線４とするにの配線４は少なくとも凹部４の側
面において半導体のソース、ドレイン部に接続される。
秒の短時間アニールにより活性化を行う、さらに、第２
図（ｃ）に示すように、スパッタ法により、コンタクト
ホール６及び凹部３を埋めてアルミニウム・シリコン！
１１４を全面に１４堆積した後、通常のホトレジスト工
程とドライエツチング工程によりバターニングを行い、
これを配線４とするにの配線４は少なくとも凹部４の側
面において半導体のソース、ドレイン部に接続される。
以上説明したように１本発明によれば半導体装置表面に
立体構造を持たせることにより、平坦な半導体表面積は
同じであるにもかかわらず、配線金属との接触面積を約
−桁程度大きくでき、したがって、従来１通常の平坦な
半導体表面で半導体と配線金属との電気接続を行う場合
に比較してコンタクト抵抗を約−桁小さくすることがで
きる効果を有する。
立体構造を持たせることにより、平坦な半導体表面積は
同じであるにもかかわらず、配線金属との接触面積を約
−桁程度大きくでき、したがって、従来１通常の平坦な
半導体表面で半導体と配線金属との電気接続を行う場合
に比較してコンタクト抵抗を約−桁小さくすることがで
きる効果を有する。
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
ｃ）は本発明の一実施例の製造方法を工程順に示した半
導体装置の模式的断面図、第３図は本発明の詳細な説明
するための、接触部分の構造が高さ１１ｍの四角柱構造
の場合と通常構造の場合との接触面積のコンタクトホー
ル寸法依存性を示す図である。 １・・・シリコン基板 ２・・・ＮＯ９Ｏ９型電界効果トランジスタ３・四部
４・・・配線金属５・・・シリコン酸化膜
６・・・コンタクトホール第１図 第２図 第２図
ｃ）は本発明の一実施例の製造方法を工程順に示した半
導体装置の模式的断面図、第３図は本発明の詳細な説明
するための、接触部分の構造が高さ１１ｍの四角柱構造
の場合と通常構造の場合との接触面積のコンタクトホー
ル寸法依存性を示す図である。 １・・・シリコン基板 ２・・・ＮＯ９Ｏ９型電界効果トランジスタ３・四部
４・・・配線金属５・・・シリコン酸化膜
６・・・コンタクトホール第１図 第２図 第２図
Claims (1)
- （１）基板表面に形成された半導体装置を構成する配線
コンタクト部の半導体に凹部を有し、少なくとも該凹部
側面において半導体と配線金属とを接続したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4457489A JPH02222574A (ja) | 1989-02-23 | 1989-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4457489A JPH02222574A (ja) | 1989-02-23 | 1989-02-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02222574A true JPH02222574A (ja) | 1990-09-05 |
Family
ID=12695278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4457489A Pending JPH02222574A (ja) | 1989-02-23 | 1989-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02222574A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
| US6252281B1 (en) * | 1995-03-27 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an SOI substrate |
-
1989
- 1989-02-23 JP JP4457489A patent/JPH02222574A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252281B1 (en) * | 1995-03-27 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an SOI substrate |
| US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01251760A (ja) | 強誘電体記憶装置 | |
| JPH02222574A (ja) | 半導体装置 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPS6482559A (en) | Semiconductor integrated circuit device | |
| JPS644662B2 (ja) | ||
| JPS6158266A (ja) | 半導体装置及びその製造方法 | |
| JPH0748549B2 (ja) | 半導体装置の製造方法 | |
| KR930012122B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH02267962A (ja) | 半導体メモリセルとその製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPS63141360A (ja) | 半導体装置 | |
| JPH01290255A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0487339A (ja) | 半導体装置およびその製造方法 | |
| JPH0434955A (ja) | 集積回路装置 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS61198660A (ja) | 半導体集積回路のｍｉｍ容量 | |
| JPS63102355A (ja) | 相補型電界効果トランジスタ装置 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6130422B2 (ja) | ||
| JPS62112359A (ja) | 半導体装置の製造方法 | |
| JPH0546112B2 (ja) | ||
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH01101654A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01205559A (ja) | 電気容量体 | |
| JPS6276535A (ja) | 半導体装置 |