JPS62187952A - アドレス変換方式 - Google Patents

アドレス変換方式

Info

Publication number
JPS62187952A
JPS62187952A JP61030326A JP3032686A JPS62187952A JP S62187952 A JPS62187952 A JP S62187952A JP 61030326 A JP61030326 A JP 61030326A JP 3032686 A JP3032686 A JP 3032686A JP S62187952 A JPS62187952 A JP S62187952A
Authority
JP
Japan
Prior art keywords
sub
board
address
sent
address conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61030326A
Other languages
English (en)
Inventor
Shunji Shimada
俊次 島田
Atsushi Shoji
庄司 篤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61030326A priority Critical patent/JPS62187952A/ja
Publication of JPS62187952A publication Critical patent/JPS62187952A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【概要〕 複数の端末装置をサブボードに結合して制御し、端末装
置の送出するデータを計1γ機システムに転送する回線
側fml装置において、同一アドレスを持つサブボード
のハードウェアを変更せずに、該サブボードを複数備え
、該サブボード選択用アドレスのビットを切替えて送出
することで、希望するサブボードを選択可能とする。
〔産業上の利用分野〕
本発明は計算機システムと通信回線を経て接続される端
末装置を制御する回線制御装置に係り、特に同一アドレ
スを持つサブボードを利用して、接続する端末装置の数
を拡大することを可能とするアドレス変換方式に関する
例えばpos端末装置は計算機システムに通(ε回線を
経て接続され、店頭情報管理のためのデータを送出して
いる。この場合、複数のpos端末装置が送出するデー
タを、pos端末装置毎に選別して計算機システムに入
力するため、計算機システム側に回線制御装置が設けら
れ、必要とするpos端末装置を選択している。
ところで、この回線制御装置の中には、回線制御用のサ
ブボードに複数のPO8端末装置を接続し、例えばコン
テンション方式で制御するものがある。
このサブボードはメインボードから送出されるアドレス
により選択されて動作するが、このサブボードのハード
ウェアを変更すること無く、アドレスビットを変換する
ことで、回線制御装置が接続し得るpos端末装置の数
を増加し得ることが望まれている。
〔従来の技術〕
第2図は従来のposシステムの一例を示す回路のブロ
ック図である。
計算機システム1は回線制御装置2が選択した、例えば
PO3端末装置5から送出するデータを収集し、次に回
線制御装置2が選択したPO8端末装置6のデータを収
集することで、複数のPO8端末装置のデータを収集す
る。
この時回線制御装置2はメインボード3が送出するアド
レスにより、サブボード4を選択してサブボード4を起
動する。そして、サブボード4は例えばコンテンション
方式によりPO3端末装置5を選択し、PO8端末装置
5のデータ送出完了により、次ぎにpos端末装置6を
選択する。
〔発明が解決しようとする問題点〕
上記サブボード4はメインボード3の送出するアドレス
で選択され、起動するが、このサブボード4のハードウ
ェアを変更せずに、サブボード4の数を増加し、メイン
ボード3から送出するアドレスを変えても、サブボード
4では変更されたアドレスを理解することが出来ない。
従って、サブボード4のハードウェアを変更せずに、回
線制御装置2に接続するpos端末装置の数を増加させ
ることは出来ないという問題がある。
本発明はこのような問題点に鑑み、簡単なアドレス変換
手段を追加するのみで、サブボードのハードウェアを変
更すること無く、PO8端末装置の接続数を増加させる
と共に、該アドレス変換手段の変換を切替えるのみで、
動作させるPoS端末装置群の切替えも可能とするもの
である。
〔問題点を解決するための手段〕
第1図は本発明の一実施例を示す回路図である。
3はメインボード、4はサブボード、7はサブボード4
と同一ハードウェアで、追加したサブボード、8,9は
メインボード3が送出するアドレスを変換するアドレス
変換回路、10はN07回路、11はアドレス変換を切
替える切替手段で、例えばスイッチである。
アドレス変換回路8はスイッチ11を実線又は点線で示
す如く切替えることにより、メインボード3から送出さ
れるアドレスビットを、そのまま又はNOT回路10で
変換してサブボード4に送出する。
そして、アドレス変換回路9はスイッチ11を実線又は
点線で示す如く切替えることにより、メインボード3か
ら送出されるアドレスビットを、そのまま又はNOT回
路10で変換してサブボード7に送出する構成とする。
〔作用〕
上記構成とすることにより、アドレス変換回路8及び9
は同一ハードウェア(同一アドレスで選択される)のサ
ブボード4又は7を、メインボード3が送出する一つ又
は複数のビット(スイッチ11&NOT回路10を複数
備えた場合)を変換したアドレスにより、選択すること
を可能にすることが出来る。
〔実施例〕
第1図において、メインボード3は例えばアドレス″0
”を送出する。アドレス変換回路8はスイッチ11を実
線で示す如く接続しているとすれば、メインボード3が
送出したアドレス“0”はそのままサブボード4に送出
される。
この時、サブボード4のアドレスが“O″であれば、サ
ブボード4が起動され、サブボード4に接続されるPO
5端末装置からデータが収集出来る。
アドレス変換回路9はスイッチ11を実線に示す如く接
続しているとすると、メインボード3が送出したアドレ
ス“O”はNOT回路10により反転し、“l“となっ
てサブボード7に送出される。サブボード7はサブボー
ド4と同一ハードウェアであるため、アドレスは“O”
であり、この1″のアドレスでは起動されない。
次にメインボード3がアドレス“1″、を送出すると、
アドレス変換回路8は“1″のアドレスをサブボード4
に送出するため、サブボード4は起動されず、アドレス
変換回路9はNOT回路10により、この“1”のアド
レスを0″に変換して、サブボード7に送出するため、
サブボード7が起動される。
従って、今度はサブボード7に接続されるPO8端末装
置のデータが収集される。
上記はメインボード3の送出するアドレスを1ビツトで
説明したが、このアドレスのビット数を増やし、アドレ
ス変換回路の数と、ビット数に対応するスイッチ11と
N O’I’回路10とを増加することで、サブボード
のハードウェアを変更すること無く、回線制御装置に接
続するpos端末装置の数を増大させることが出来る。
又スイッチ11を切替えることで、選択するPoS端末
装置群を簡単に切替えることが出来る。
〔発明の効果〕
以上説明した如く、本発明は簡易なアドレス変換回路を
設けることで、PO8端末装置を制御するサブボードの
ハードウェアを変更すること無く、回線制御装置が接続
するpos端末装置の数を増加させ、動作するPO3端
末装置群の切替えを容易に実施することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路のブロック図、 第2図は従来のPOSシステムの一例を示す回路のブロ
ック図である。 図において、 1は計算機システム、 2は回線制御装置、3はメイン
ボード、  4,7はサブボード、5.6はpos端末
装置、 8.9はアドレス変換回路、 10はN07回路、   11はスイッチである。 谷〔才、(heosシステムの一グ]ト痕すn叡シのフ
”口・°ノフロ早 2 目

Claims (1)

  1. 【特許請求の範囲】 上位装置(3)が送出するアドレスにより選択される下
    位装置(4)(7)を備えた装置において、上位装置(
    3)から与えられるアドレスビットを反転する反転手段
    (10)と、 該アドレスビットをそのまま送出するか、該反転手段に
    送出するかを選択する選択手段(11)とを設け、 該選択手段(11)を切替えることにより、上位装置(
    3)から送出されるアドレスビットを反転するか、又は
    そのまま前記下位装置(4)(7)に送出することを特
    徴とするアドレス変換方式。
JP61030326A 1986-02-14 1986-02-14 アドレス変換方式 Pending JPS62187952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61030326A JPS62187952A (ja) 1986-02-14 1986-02-14 アドレス変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61030326A JPS62187952A (ja) 1986-02-14 1986-02-14 アドレス変換方式

Publications (1)

Publication Number Publication Date
JPS62187952A true JPS62187952A (ja) 1987-08-17

Family

ID=12300685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61030326A Pending JPS62187952A (ja) 1986-02-14 1986-02-14 アドレス変換方式

Country Status (1)

Country Link
JP (1) JPS62187952A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532047A (en) * 1976-06-29 1978-01-10 Toshiba Corp Address reorganization system of surrounding apparatuses
JPS60176163A (ja) * 1984-02-22 1985-09-10 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
JPS60181957A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd アダプタ機番設定方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532047A (en) * 1976-06-29 1978-01-10 Toshiba Corp Address reorganization system of surrounding apparatuses
JPS60176163A (ja) * 1984-02-22 1985-09-10 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
JPS60181957A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd アダプタ機番設定方式

Similar Documents

Publication Publication Date Title
US20020087749A1 (en) Computer system, CPU and memory installed apparatus, and input/output control apparatus
JPS62187952A (ja) アドレス変換方式
AU752290B2 (en) A digital switching equipment
JPS6144428B2 (ja)
JP2508920B2 (ja) 構成変更方式
JPH054653U (ja) 端末アダプタ
JP3677810B2 (ja) 配線切換装置
JP2569765B2 (ja) 信号処理集積回路装置
JPS6126159A (ja) 情報処理装置
JPH0775345B2 (ja) シリアルインターフェイス
JPS6154299B2 (ja)
KR19990061242A (ko) 스태킹 시스템의 자동 아이디 지정 장치 및 방법
JPH0644165B2 (ja) 電子複写機制御装置
JPS61118042A (ja) デ−タ伝送装置
JPH07160734A (ja) アドレス付選択呼出システム
JPH09200203A (ja) インターフェース変換装置
JPS58184695A (ja) テレメ−タにおけるデ−タ切替方式
JPH066846A (ja) 構内交換機の偽装制御方法とその装置
JPH0475154A (ja) 縦続接続された端末装置のアドレス設定方式
JPH0259925A (ja) プリンタのインタフェース制御方式
JPS6398728A (ja) 入出力制御装置
JPS61117643A (ja) 回線制御装置
JPH03269660A (ja) データ転送方式
JP2005045682A (ja) ノード間接続装置
JPH1091217A (ja) リモートi/oシステム