JPS62187261A - Icパツケ−ジピン検査装置 - Google Patents

Icパツケ−ジピン検査装置

Info

Publication number
JPS62187261A
JPS62187261A JP61030026A JP3002686A JPS62187261A JP S62187261 A JPS62187261 A JP S62187261A JP 61030026 A JP61030026 A JP 61030026A JP 3002686 A JP3002686 A JP 3002686A JP S62187261 A JPS62187261 A JP S62187261A
Authority
JP
Japan
Prior art keywords
electrode
package
pin
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61030026A
Other languages
English (en)
Inventor
Seiji Takano
高野 精治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61030026A priority Critical patent/JPS62187261A/ja
Publication of JPS62187261A publication Critical patent/JPS62187261A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明扛ICパッケージピン検査装置に胸する。
(従来の技術) ICパッケージをインサージlンマシンによってプリン
ト板に自動挿入する場合、ICパッケージピン(以下単
にピンと記す)の曲シは大きな問題となる。また、マニ
エアル挿入の場合でもLSIそのため、従来は目視によ
ってピン一本一本について曲bt検査し、すべてのピン
に曲りが認められないICパッケージを合格としている
(発明が解決しようとする問題点) このような従来のやり方においては、ピン曲シの認定を
肉眼に頼っているため、検査に長時間を要するし、精密
な検査も期待できないという問題点がある。
(問題点を解決するための手段) 本発明のICパッケージピン検査装置は、同構成の電極
群tICパッケージのピン間隔に合致するように弾力性
のある基板上に配置し、各11極群における電極はIC
パッケージがピンを電極群に接触するように置かれたと
きに少なくとも2つが正常なICパッケージピンを介し
て短絡するように設けられ、 また、各電極群における電極ごとに、 各電極群内の同位置の1つの電極には所定極性の電源そ
して他のすべての電極には逆極性の電源をそれぞれ順次
に切替えて供給する電源供給回路と、 この電源供給によりて上述の短絡する電極間を流れる電
流を検出するための電流検出回路とを設け、この電流検
出を監視することによシICパッケージのピンの曲りを
検査できるようにしたことを特徴とする。
(実施例) 次に、本発明の実施例について、図面【参照して説明す
る。
第1図は本発明の一実施例を示す一部破断斜視図、第2
図は第1図に示す電極群の全体を示す平面図である。
第1図に示すICパッケージピン検査装置は弾力性のあ
る基板400上[16個の電極301〜319から成る
電極群300が配置され、各電極ごとに、電源供給回路
201〜204と電流検出回路101〜104とが設け
られている。
電極群300は、第2図にその一部分(7群)を示すよ
うに、第3図に示すようなICパッケージのピン間隔に
合致してピン数(16ピン)と同数だけ同構成で設けら
れるが、第1図においては図面の繁雑化を避けるために
1群のみかつ16個の電極のみが示されている。また、
電源供給回路と電流検出回路も、同じ理由から電極30
3,306゜310および316に対応しまた電源供給
回路201−204と電流検出回路101〜104のみ
が示されている。
各電極群300における電極301〜319はICパッ
ケージがピンを電極群300に接触するように基板40
0上に置かれたときに少なくとも2つが短絡するように
設けられ、また基板400にも弾力性を有するものが選
ばれる。第5図(a)〜(C)における内側の点線円は
ピンの断面を示しておシ、それぞれの図においては斜M
’に施した7個。
6個および6個の電極が短絡している。
各電極群300内において、同一位置の電極、たとえば
電源供給回路201のみが電極303に正電源を一時的
に供給し、他のすべての電源供給回路202〜204は
対応する電極301〜302゜304〜319に負電源
を一時的に供給している。
したがって、たとえばt極303と電極306とが短絡
するようにピンが置かれると電源供給回路201→電流
検出回路101→電極303→電極306→1!流検出
回路102→電源供給回路202という電流路が形成さ
れて電流が流れることが電流検出回路101,102に
よって検出される。
正電源を供給すべき電極は順次に、たとえば、303→
304→305→・・・というように、を淵供給回路内
のスイッチによって切替えられるようになっている。こ
のため、ピンが電極群300内のどうような位置に置か
れても、電源を切替えていくと必ず上述のような電流路
が形成されることになる。第5図(a)〜(C)は、そ
れぞれ電極群300の中心、右側および左側にピンが置
かれた場合を示している。
このような電流路の形成は、ピンに曲シが無く正常であ
れば各電極群300の同一位置関係にある部分で行なわ
れ、対応する電流検出回路で電流が検出できる。ところ
が、第4図に示すようにピンが曲っていると、そのピン
に対応する電極群300内では他の電極群300内の部
分とは異なる位置関係にある部分で電流路が形成され、
この相異はそれぞれの電流検出回路を監視することによ
って認識することができる。
したがって、ピンの曲Dr検査するときには。
ICパッケージをピンが対応する電極群300に接触す
るように基板400上に置き電流検出回路を監視すれば
よい。
さらに、電流検出回路の出力をメモリに記憶させこの記
憶内容’1cRTに表示させるような構成を採れば、各
電極群300ごとの電流路形成の様子が一目瞭然とする
こともできる。
(発明の効果) 本発明のICパッケージピン検査装置は、  ICパッ
ケージのピンの曲りヲ自動的かつ短時間のうちに精密に
検査することができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す一部破断斜視図、第2
図は第1図に示す電極群の全体を示す平面図、第3図は
第1図に示す実施例の検査対象となるICパッケージの
外観を示す斜視図、第4図は第3図に示すICパッケー
ジピンの曲シの様子?示す斜視図、第5図(尋〜(C)
は第1図に示す実施例を用いて検査するときの短絡ピン
の様子上それぞれ示す平面図である。 101.102,103,104・・・・・・電流検出
回路、201、202.203.204・・・・・・電
源供給回路、300・・・・・・電極群、301.30
2.303.304゜305.306,308,309
,310,313,314,315゜316、317.
318.319・・・・・・電極、400・・・・・・
基板。 1′ 代理人 弁理士  内 原    □  7日    
、−

Claims (1)

  1. 【特許請求の範囲】 同構成の電極群をICパッケージのピン間隔に合致する
    ように弾力性のある基板上に配置し、前記各電極群にお
    ける電極は前記ICパッケージがピンを前記電極群に接
    触するように置かれたときに少なくとも2つが正常な前
    記ICパッケージピンを介して短絡するように設けられ
    、 また、前記各電極群における電極ごとに、 各電極群内の同位置の1つの電極には所定極性の電源そ
    して他のすべての電極には逆極性の電源をそれぞれ順次
    に切替えて供給する電源供給回路と、 該電源供給によって前記短絡する電極間を流れる電流を
    検出するための電流検出回路 とを含むことを特徴とするICパッケージピン検査装置
JP61030026A 1986-02-13 1986-02-13 Icパツケ−ジピン検査装置 Pending JPS62187261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61030026A JPS62187261A (ja) 1986-02-13 1986-02-13 Icパツケ−ジピン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61030026A JPS62187261A (ja) 1986-02-13 1986-02-13 Icパツケ−ジピン検査装置

Publications (1)

Publication Number Publication Date
JPS62187261A true JPS62187261A (ja) 1987-08-15

Family

ID=12292316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61030026A Pending JPS62187261A (ja) 1986-02-13 1986-02-13 Icパツケ−ジピン検査装置

Country Status (1)

Country Link
JP (1) JPS62187261A (ja)

Similar Documents

Publication Publication Date Title
AU679768B2 (en) Measuring device with connection for a removable sensor
JP2004085247A (ja) プローブカード
JPS62187261A (ja) Icパツケ−ジピン検査装置
JPS5932084A (ja) Icカ−ド用リ−ダ・ライタ
JP2001185588A (ja) Tab、プローブカード、tabハンドラ、及びicチップ測定方法
JP2928121B2 (ja) Icソケットの検査装置
JP4292013B2 (ja) 回路基板検査装置
JPS62182677A (ja) 集積回路のソケツト插入不良検知方法
JPS6430255A (en) Large scale integrated circuit provided with failure detection circuit
US20040212384A1 (en) Test apparatus for a printed-circuit board
ATE238560T1 (de) Leiterplattenprüfvorrichtung
JP2002214274A (ja) 回路配線の検査方法
JPS6163992A (ja) 磁気バブルメモリ装置
JPH02180088A (ja) プリント基板とそのvカット溝確認方法
JPH0436667A (ja) コネクタ検査治具
JPH0477680A (ja) Tabテープの検査方法
JP4982543B2 (ja) 多層基板のスルーホール断線検出方法
JPH07181220A (ja) 集積回路装置
JPS6122268A (ja) プリント基板検査機
JPH04194761A (ja) 入出力レベル測定補助器具
JPH01235802A (ja) フィクスチャ位置ずれ検出方法
JP2005175312A (ja) 面実装型電子モジュール、及びその検査方法
JPS63237190A (ja) Icカ−ド読取り・書込み装置用接点接触検査
JPH02216065A (ja) レベルチェッカー
JPH04109645A (ja) 半導体プロービング試験装置