JPS62187053A - サ−マルヘツド駆動装置 - Google Patents
サ−マルヘツド駆動装置Info
- Publication number
- JPS62187053A JPS62187053A JP3018186A JP3018186A JPS62187053A JP S62187053 A JPS62187053 A JP S62187053A JP 3018186 A JP3018186 A JP 3018186A JP 3018186 A JP3018186 A JP 3018186A JP S62187053 A JPS62187053 A JP S62187053A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- pulse width
- energization time
- pulse
- enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 22
- 230000033228 biological regulation Effects 0.000 claims description 2
- 238000003079 width control Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 102100021469 Equilibrative nucleoside transporter 1 Human genes 0.000 description 4
- 101000822020 Homo sapiens Equilibrative nucleoside transporter 1 Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 101100276984 Mus musculus Ccdc88c gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野］
本発明は、サーマルヘッド内の発熱抵抗体に通電するこ
とでサーマルヘッドを駆動するサーマルヘッド駆動装置
に関するものである。
とでサーマルヘッドを駆動するサーマルヘッド駆動装置
に関するものである。
［発明の技術的背景とその問題点］
第５図は、サーマルヘッド駆＠ｌ装置に適用される発熱
抵抗体駆動用ＩＣの回路図である。発熱抵抗体駆動用Ｉ
Ｃ（以下、「駆動用ＩＣＪという）１は、印字データ入
力端２に入力された印字データを、クロックパルス入力
端３に入力されたクロックパルスのタイミングでシフト
するシフトレジスタＳＲと、このシフトレジスタＳＲの
出力を、ラッチ入力端５に入力されたラッチ信号のタイ
ミングで保持するラッチＬＡと、このラッチＬＡの出力
とイネーブル入力端７に入力されたイネーブル信号との
論理積を得る複数の論理回路８と、この論理回路８の出
力により動作し発熱抵抗体（図示せず）に通電する複数
のドライバ回路９とを有して成る。
抵抗体駆動用ＩＣの回路図である。発熱抵抗体駆動用Ｉ
Ｃ（以下、「駆動用ＩＣＪという）１は、印字データ入
力端２に入力された印字データを、クロックパルス入力
端３に入力されたクロックパルスのタイミングでシフト
するシフトレジスタＳＲと、このシフトレジスタＳＲの
出力を、ラッチ入力端５に入力されたラッチ信号のタイ
ミングで保持するラッチＬＡと、このラッチＬＡの出力
とイネーブル入力端７に入力されたイネーブル信号との
論理積を得る複数の論理回路８と、この論理回路８の出
力により動作し発熱抵抗体（図示せず）に通電する複数
のドライバ回路９とを有して成る。
製造上の問題などからして駆動用１ｃ１は通常３２ビツ
ト又は６４ビツト出力として構成され、実際のナーマル
ヘッド駆動装置においてはこのような駆動用ＩＣ１が複
数個適用される。
ト又は６４ビツト出力として構成され、実際のナーマル
ヘッド駆動装置においてはこのような駆動用ＩＣ１が複
数個適用される。
第６図ｔａ；従来のサーマルヘッド駆動装置の回路図で
あり、第７図はこの装置において取り扱われる各種信号
のタイミング図である。
あり、第７図はこの装置において取り扱われる各種信号
のタイミング図である。
サーマルヘッド駆動装置は駆動部７０と制御部８０とに
大別される。
大別される。
駆動部７０には３２ビツト出力の駆動用ＩＣが６４個適
用されている。３２ビツト出力の駆動用ＩＣ中には３２
ビツト出力のラッチＬＡ及びシフトレジスタＳＲがそれ
ぞれ１個づつ具備されているため、駆動用ＩＣのＩＯ２
号はラッチのＬＡ番号及びシフトレジスタのＳｎ２号に
一致する。シフトレジスタＳＲＩ〜５Ｒ６４のそれぞれ
はいずれも３２ビツト出力であるが、互いに直列接続さ
れているため２０４８ビツト出力のシフトレジスタとし
て機能する。ラッチＬＡ１〜Ｌ△６４の場合も同様であ
り、２０８４ビツト出力として機能する。
用されている。３２ビツト出力の駆動用ＩＣ中には３２
ビツト出力のラッチＬＡ及びシフトレジスタＳＲがそれ
ぞれ１個づつ具備されているため、駆動用ＩＣのＩＯ２
号はラッチのＬＡ番号及びシフトレジスタのＳｎ２号に
一致する。シフトレジスタＳＲＩ〜５Ｒ６４のそれぞれ
はいずれも３２ビツト出力であるが、互いに直列接続さ
れているため２０４８ビツト出力のシフトレジスタとし
て機能する。ラッチＬＡ１〜Ｌ△６４の場合も同様であ
り、２０８４ビツト出力として機能する。
制御部８０は、インクノー−ス８１．テーブルメモリ８
２．システムコンｌ〜［１−ラ８３．Ａ／Ｄ（アナ（コ
グ・ディジタル）変換器８４及び抵抗値検知回路８５を
有して成る。
２．システムコンｌ〜［１−ラ８３．Ａ／Ｄ（アナ（コ
グ・ディジタル）変換器８４及び抵抗値検知回路８５を
有して成る。
イネーブル信号ＥＮＩ〜ＥＮ８はシステムコントローラ
（ＣＰＵを中心に構成される）８３よりインタフェース
８］を介して出力されるものでおり、印字電源の電流容
伍との関係で発熱抵抗体Ｒ１〜Ｒ２０４８の加熱タイミ
ングをザらづ必要があるため、イネーブル化ｇＥＮ１〜
ＥＮ８の出力タイミングは、システムコントローラ８３
により印字データの内容に応じて制御される。
（ＣＰＵを中心に構成される）８３よりインタフェース
８］を介して出力されるものでおり、印字電源の電流容
伍との関係で発熱抵抗体Ｒ１〜Ｒ２０４８の加熱タイミ
ングをザらづ必要があるため、イネーブル化ｇＥＮ１〜
ＥＮ８の出力タイミングは、システムコントローラ８３
により印字データの内容に応じて制御される。
斤
また、ジ−プルメモリ８２内にはイネーブル信号ＥＮＩ
〜ＥＮ８のパルス幅に関するデータが関数として記憶さ
れてあり、このデータがシステムコントローラ８３によ
って読み出され、イネーブル化ｅＥＮ１〜ＥＮ８のパル
ス幅制御に供される。
〜ＥＮ８のパルス幅に関するデータが関数として記憶さ
れてあり、このデータがシステムコントローラ８３によ
って読み出され、イネーブル化ｅＥＮ１〜ＥＮ８のパル
ス幅制御に供される。
つまり、ザーマルヘッド内に設けられた感温素子（サー
ミスタ）７１の抵抗値が抵抗値検知回路８５により検知
され、この検知出力がＡ／Ｄ変換器８４を介してシステ
ムコントローラ８３に入力されると、システムコントロ
ーラ８３は感温素子７１の抵抗値に対応するパルス幅デ
ータをテーブルメモリ８２より読み出し、イネーブル信
号ＥＮ１〜ＥＮ８のパルス幅を制御するのである。この
パルス幅制御によれば、発熱抵抗体Ｒ１〜Ｒ２０４８の
通電時間がサーマルヘッドの温度（ヘッド温度という）
に応じて制御されるため、感熱紙の印字濃度をほぼ一定
に保つことができる。
ミスタ）７１の抵抗値が抵抗値検知回路８５により検知
され、この検知出力がＡ／Ｄ変換器８４を介してシステ
ムコントローラ８３に入力されると、システムコントロ
ーラ８３は感温素子７１の抵抗値に対応するパルス幅デ
ータをテーブルメモリ８２より読み出し、イネーブル信
号ＥＮ１〜ＥＮ８のパルス幅を制御するのである。この
パルス幅制御によれば、発熱抵抗体Ｒ１〜Ｒ２０４８の
通電時間がサーマルヘッドの温度（ヘッド温度という）
に応じて制御されるため、感熱紙の印字濃度をほぼ一定
に保つことができる。
しかしながら、このようなパルス幅制御は、システムコ
ントローラ８３を中心にソフト的に行われるため複釘［
でおり、しかもリアルタイム（実時間）で行うことがで
きないという欠点がある。また、デープルメモリ８２内
にパルス幅データによるパルステーブルを形成する必要
があるため、手間がかかるという問題点もある１、特に
パルステーブルは１ナ一マルヘツド単位で形成されるた
め、サーマルヘッドを交換する場合にはパルスデープル
を新たに作成しなければならないという不都合がある。
ントローラ８３を中心にソフト的に行われるため複釘［
でおり、しかもリアルタイム（実時間）で行うことがで
きないという欠点がある。また、デープルメモリ８２内
にパルス幅データによるパルステーブルを形成する必要
があるため、手間がかかるという問題点もある１、特に
パルステーブルは１ナ一マルヘツド単位で形成されるた
め、サーマルヘッドを交換する場合にはパルスデープル
を新たに作成しなければならないという不都合がある。
［発明の目的］
本発明は上記串情に鑑みて成されたものであり、その目
的とするところは、パルス幅データによるパルステーブ
ルを形成する必要がなく、しかも比較的簡単な回路構成
により発熱抵抗体の通電時間制御のためのパルス幅制御
をリアルタイムで行うことができるサーマルヘッド駆動
装置を提供することにある。
的とするところは、パルス幅データによるパルステーブ
ルを形成する必要がなく、しかも比較的簡単な回路構成
により発熱抵抗体の通電時間制御のためのパルス幅制御
をリアルタイムで行うことができるサーマルヘッド駆動
装置を提供することにある。
し発明の概要］
本発明は、トリガ信号の入力タイミングでパルス信号を
出力すると共に、サーマルヘッド温度に応じてこのパル
ス信号のパルス幅を変化させることにより発熱抵抗体の
通電時間を制御する通電時間制御回路を具備してシーマ
ルヘッド駆動装置を構成することにより、パルステーブ
ルを省略することができ、しかも発熱抵抗体の通電時間
制御のためのパルス幅制御をリアルタイムで行うことが
できるようにしたものである。
出力すると共に、サーマルヘッド温度に応じてこのパル
ス信号のパルス幅を変化させることにより発熱抵抗体の
通電時間を制御する通電時間制御回路を具備してシーマ
ルヘッド駆動装置を構成することにより、パルステーブ
ルを省略することができ、しかも発熱抵抗体の通電時間
制御のためのパルス幅制御をリアルタイムで行うことが
できるようにしたものである。
［発明の実施例］
以下、本発明を実施例により具体的に説明する。
第１図は本発明の一実施例たるサーマルヘッド駆動装置
の回路図である。
の回路図である。
本実施例装置が従来のものと大ぎく異なるのは、１１ｖ
動部１０内に通電時間制御回路１１を右する点及び制御
部２０の機能削減を図った点である。
動部１０内に通電時間制御回路１１を右する点及び制御
部２０の機能削減を図った点である。
前記通電Ｉｔｓ間制？ａ回路１１は、イネーブルトリガ
（トリガ信舅ともいう）ＥＮＴＩ〜ＥＮＴ８の入力タイ
ミングでイネーブル信号ＥＮＩ〜ＥＮ８を出力すると共
に、サーマルヘッド温度（ヘッド湿度という）に応じて
このイネーブル信号ＥＮ１〜ＥＮ８のパルス幅を変化さ
せることにより発熱抵抗体Ｒ１〜Ｒ２０４８の通電時間
を制御するものである。例えばこの通電時間制御回路１
１は第２図に示すように、イネーブルトリガ信号ＥＮＴ
１〜ＥＮＴ８に対応する８個の単安定マルチバイブレー
タ回路１１ａ〜１１ｈを有して成り、各回路１１８〜１
１［）は、モニタ抵抗１２．サーマルヘッドの温度検出
用の感温素子（サーミスタ）１３、この感温素子１３に
並列接続された補正用抵抗１４．パルス幅規制用のコン
デレザ１５．パル２発生用ＩＣ１６より構成される。パ
ルス発生用ＩＣ１６はイネーブル１〜リガＥＮＴの入力
タイミングで１個のパルス信号（イネーブル信号）を出
力するものであり、そのパルス幅はモニタ抵抗１２、感
温素子１３及び補正用抵抗１４の合成抵抗値と、コンデ
ンサ１５の静電容量との時定数で決定される。ここに、
モニタ抵抗１２は発熱抵抗体Ｒ１〜Ｒ２０４８の製造時
に同時に製造されたものであり、その抵抗値は発熱抵抗
体のそれに対応する。補正用抵抗１４は感温素子１３の
温度に対する抵抗値変化を補正するものであるため、感
温素子１３の温度特性を１ｌＪＪ”Ｋし、所望のパルス
幅変化特性が得られるようにその値を決定する。従って
、適用する感温素子１３にＪ：つては補正用抵抗１４を
省略できる場合も考えられる１、尚、パルス発生用ＩＣ
１６の適用は装置の小型化、信頼性などの点で右利とな
るが、トランジスタ等の個別部品を使用し、それ自体公
知の単安定マルチバイブレータ回路を構成してもよい。
（トリガ信舅ともいう）ＥＮＴＩ〜ＥＮＴ８の入力タイ
ミングでイネーブル信号ＥＮＩ〜ＥＮ８を出力すると共
に、サーマルヘッド温度（ヘッド湿度という）に応じて
このイネーブル信号ＥＮ１〜ＥＮ８のパルス幅を変化さ
せることにより発熱抵抗体Ｒ１〜Ｒ２０４８の通電時間
を制御するものである。例えばこの通電時間制御回路１
１は第２図に示すように、イネーブルトリガ信号ＥＮＴ
１〜ＥＮＴ８に対応する８個の単安定マルチバイブレー
タ回路１１ａ〜１１ｈを有して成り、各回路１１８〜１
１［）は、モニタ抵抗１２．サーマルヘッドの温度検出
用の感温素子（サーミスタ）１３、この感温素子１３に
並列接続された補正用抵抗１４．パルス幅規制用のコン
デレザ１５．パル２発生用ＩＣ１６より構成される。パ
ルス発生用ＩＣ１６はイネーブル１〜リガＥＮＴの入力
タイミングで１個のパルス信号（イネーブル信号）を出
力するものであり、そのパルス幅はモニタ抵抗１２、感
温素子１３及び補正用抵抗１４の合成抵抗値と、コンデ
ンサ１５の静電容量との時定数で決定される。ここに、
モニタ抵抗１２は発熱抵抗体Ｒ１〜Ｒ２０４８の製造時
に同時に製造されたものであり、その抵抗値は発熱抵抗
体のそれに対応する。補正用抵抗１４は感温素子１３の
温度に対する抵抗値変化を補正するものであるため、感
温素子１３の温度特性を１ｌＪＪ”Ｋし、所望のパルス
幅変化特性が得られるようにその値を決定する。従って
、適用する感温素子１３にＪ：つては補正用抵抗１４を
省略できる場合も考えられる１、尚、パルス発生用ＩＣ
１６の適用は装置の小型化、信頼性などの点で右利とな
るが、トランジスタ等の個別部品を使用し、それ自体公
知の単安定マルチバイブレータ回路を構成してもよい。
また、制御部２０は、インタフェース２１と、ＣＰＵを
中心に構成されたシステムコントローラ２３とを有して
成り、第１図におけるテーブルメモリ８２．Ａ／Ｄ変換
器８４及び抵抗値検知回路８５に相当するものが省略さ
れている。本実施例装置においてこのシステムコントロ
ーラ２３は、印字電源の電流容量との関係で発熱抵抗体
Ｒ１〜Ｒ２０４８の加熱タイミングをずらすため、イネ
〜 −プルトリガＥＮＴ１〜ＥＮＴ８の出力タイミン
グを印字データの内容に応じて制御するようになってい
る。イネーブルトリガＥＮＴ１〜ＥＮＴ８は、通電時間
制御回路１１より出力されるイネーブル信号ＥＮ１〜Ｅ
Ｎ８の発生タイミングをただ単に制御するためのもので
あり、そのパルス幅はイネーブル信号ＥＮ１〜ＥＮ８の
それとは無関係である。
中心に構成されたシステムコントローラ２３とを有して
成り、第１図におけるテーブルメモリ８２．Ａ／Ｄ変換
器８４及び抵抗値検知回路８５に相当するものが省略さ
れている。本実施例装置においてこのシステムコントロ
ーラ２３は、印字電源の電流容量との関係で発熱抵抗体
Ｒ１〜Ｒ２０４８の加熱タイミングをずらすため、イネ
〜 −プルトリガＥＮＴ１〜ＥＮＴ８の出力タイミン
グを印字データの内容に応じて制御するようになってい
る。イネーブルトリガＥＮＴ１〜ＥＮＴ８は、通電時間
制御回路１１より出力されるイネーブル信号ＥＮ１〜Ｅ
Ｎ８の発生タイミングをただ単に制御するためのもので
あり、そのパルス幅はイネーブル信号ＥＮ１〜ＥＮ８の
それとは無関係である。
次に、以上のように構成された実施例装置の作用につい
て第３図をも参照しながら説明する。
て第３図をも参照しながら説明する。
第３図は本実施例装置において取り扱われる各種信号の
タイミング図である。
タイミング図である。
一連のシリアルデータとして転送された印字データはシ
フトレジスタＳＲ１〜５Ｒ６４により、クロックパルス
の入力タイミングで順次シフトされ２０４８ビツトのパ
ラレルデータに変換される。
フトレジスタＳＲ１〜５Ｒ６４により、クロックパルス
の入力タイミングで順次シフトされ２０４８ビツトのパ
ラレルデータに変換される。
変換されたデータは、ラッチＬＡ１〜ＬＡ６４により、
ラッチ信号の立ち上がりタイミングで保持される。その
後シフトレジスタＳＲ１〜５Ｒ６１Ｉは、新たに転送さ
れる印字データの取り込みを行うことになる。この状態
で制御部２０よりイネーブルトリガＥＮＴ１〜Ｅ Ｎ
Ｔ ８が出力されると、出力されたイネーブル１〜リガ
ＥＮＴ１〜Ｅ Ｎ Ｔ ８に同期したイネーブル信号Ｅ
Ｎ１〜ＥＮ８が通電時間制御回路１１より出力される。
ラッチ信号の立ち上がりタイミングで保持される。その
後シフトレジスタＳＲ１〜５Ｒ６１Ｉは、新たに転送さ
れる印字データの取り込みを行うことになる。この状態
で制御部２０よりイネーブルトリガＥＮＴ１〜Ｅ Ｎ
Ｔ ８が出力されると、出力されたイネーブル１〜リガ
ＥＮＴ１〜Ｅ Ｎ Ｔ ８に同期したイネーブル信号Ｅ
Ｎ１〜ＥＮ８が通電時間制御回路１１より出力される。
すると、イネーブル信号ＥＮ１〜ＥＮ８によって論理回
路８が活性化され、ラッチＬＡ１〜ＬＡ６４の出ノＪ状
態に基づいて発熱抵抗体Ｒ１〜Ｒ２０４８に通電される
ため、感熱紙（図示ぜず）への、印字が行われる。
路８が活性化され、ラッチＬＡ１〜ＬＡ６４の出ノＪ状
態に基づいて発熱抵抗体Ｒ１〜Ｒ２０４８に通電される
ため、感熱紙（図示ぜず）への、印字が行われる。
以上の印字動作において、感温素子１３の抵抗値がヘッ
ド温度に応じて変化するため、イネーブル信＠ＥＮＩ〜
ＥＮ８のパルス幅変化により論理回路８の活性化時間が
変化し、結果的に発熱抵抗体Ｒ１〜Ｒ２０４８の通電時
間がその時のヘッド温度に応じて変化する。ここで、イ
ネーブル信号ＥＮ１〜ＥＮ８のパルス幅はヘッド温度に
対して第４図に示すように変化し、ヘッド温度が高くな
る程狭くなる。それ故、発熱抵抗体Ｒ１〜Ｒ２０４８の
通電時間はヘッド温度が高くなる程短くなり、このよう
な制御により感熱紙の印字部数が一定に保たれる。尚、
同図中の抵抗値Ｒはモニタ抵抗１２の値を示している。
ド温度に応じて変化するため、イネーブル信＠ＥＮＩ〜
ＥＮ８のパルス幅変化により論理回路８の活性化時間が
変化し、結果的に発熱抵抗体Ｒ１〜Ｒ２０４８の通電時
間がその時のヘッド温度に応じて変化する。ここで、イ
ネーブル信号ＥＮ１〜ＥＮ８のパルス幅はヘッド温度に
対して第４図に示すように変化し、ヘッド温度が高くな
る程狭くなる。それ故、発熱抵抗体Ｒ１〜Ｒ２０４８の
通電時間はヘッド温度が高くなる程短くなり、このよう
な制御により感熱紙の印字部数が一定に保たれる。尚、
同図中の抵抗値Ｒはモニタ抵抗１２の値を示している。
このように本実施例装置にあっては、イネーブルトリガ
（トリが信号’）ＥＮＴＩ〜ＥＮＴ８の入力タイミング
で信ＱＥＮＴ１〜ＥＮＴ８を出力すると共に、ヘッド温
度に応じてこのイネーブル信号ＥＮ１〜ＥＮ８のパルス
幅を変化させることにより発熱抵抗体Ｒ１〜Ｒ２０４８
の通電時間を制御する通電時間制御回路１１を有し、イ
ネーブル信号ＥＮ１〜ＥＮ８のパルス幅制御をハード的
に行うものでおり、従来のように、テーブルメモリ８２
内に予め形成されたパルステーブルを用いてラフ１〜的
に行うものではないから、発熱抵抗体Ｒ１〜Ｒ２０４８
の通電時間制御のためのパルス幅制御をリアルタイムで
行うことかできる。また、テーブルメモリ８２．Ａ／Ｄ
変換器８４を省略することができるので、コスト的に右
利であり、パルステーブルを作成する必要がないという
利点もある。
（トリが信号’）ＥＮＴＩ〜ＥＮＴ８の入力タイミング
で信ＱＥＮＴ１〜ＥＮＴ８を出力すると共に、ヘッド温
度に応じてこのイネーブル信号ＥＮ１〜ＥＮ８のパルス
幅を変化させることにより発熱抵抗体Ｒ１〜Ｒ２０４８
の通電時間を制御する通電時間制御回路１１を有し、イ
ネーブル信号ＥＮ１〜ＥＮ８のパルス幅制御をハード的
に行うものでおり、従来のように、テーブルメモリ８２
内に予め形成されたパルステーブルを用いてラフ１〜的
に行うものではないから、発熱抵抗体Ｒ１〜Ｒ２０４８
の通電時間制御のためのパルス幅制御をリアルタイムで
行うことかできる。また、テーブルメモリ８２．Ａ／Ｄ
変換器８４を省略することができるので、コスト的に右
利であり、パルステーブルを作成する必要がないという
利点もある。
ざらに、通電時間制御回路１１はナーマルヘッド内に配
置されるものであるため、発熱抵抗体Ｒ１〜Ｒ２０４８
の抵抗値との関係でモニタ抵抗１２、感温索子１３の抵
抗値を設定しておくことにより、サーマルヘッド変換時
における装置再調整の簡略化を図ることができるという
利点もある。
置されるものであるため、発熱抵抗体Ｒ１〜Ｒ２０４８
の抵抗値との関係でモニタ抵抗１２、感温索子１３の抵
抗値を設定しておくことにより、サーマルヘッド変換時
における装置再調整の簡略化を図ることができるという
利点もある。
以上本発明の一実施例について説明したが本発明は上記
実施例に限定されるものではなく、種々の変形実施が可
能でおるのはいうまでもない。
実施例に限定されるものではなく、種々の変形実施が可
能でおるのはいうまでもない。
例えば、イネーブルトリガＥＮＴＩ〜Ｅ Ｎ Ｔ ８を
シリアルデータとして駆動部１０内に取り込み、これを
パラレルデータに変換した後に通電時間制御回路１１に
入力するようにしてもよい１．シリアルデータのパラレ
ルデータへの変換は、例えば１ビツトシフトレジスタに
より行うことができる。
シリアルデータとして駆動部１０内に取り込み、これを
パラレルデータに変換した後に通電時間制御回路１１に
入力するようにしてもよい１．シリアルデータのパラレ
ルデータへの変換は、例えば１ビツトシフトレジスタに
より行うことができる。
［発明の効果］
以上詳述したように本発明によれば、パルス幅データに
よるパルステーブルを形成する必要がなく、しかも比較
的簡単な回路構成により、発熱抵抗体の通電時間制御の
ためのパルス幅制御をリアルタイムで行うことができる
サーマルヘッド駆動装置を提供することができる。
よるパルステーブルを形成する必要がなく、しかも比較
的簡単な回路構成により、発熱抵抗体の通電時間制御の
ためのパルス幅制御をリアルタイムで行うことができる
サーマルヘッド駆動装置を提供することができる。
第１図は本発明の一実施例たるサーマルヘッド駆動装置
の回路図、第２図は本実施例装置における通電１４間制
御回路の詳細を示す回路図、第３図は本実施例装置にお
いて取り扱われる各種信号のタイミング図、第４図はサ
ーマルヘッドの温度と通電時間制御回路より出力される
パルス信号のパルス幅との関係を示す特性図、第５図は
サーマルヘッド駆動装置に適用される駆動用ＩＣの回路
図、第６図は従来のサーマルヘッド駆動装置の回路図、
第７図は従来装置に８３いて取り扱われる各種信号のタ
イミング図である。 １１・・・通電時間制御回路、 １１８〜１１ｉ１・・・単安定マルヂバイブレータ回路
、 １２・・・モニタ抵抗、１３・・・感温素子、Ｒ１−Ｒ
２０４８・・・発熱抵抗体。 第４図
の回路図、第２図は本実施例装置における通電１４間制
御回路の詳細を示す回路図、第３図は本実施例装置にお
いて取り扱われる各種信号のタイミング図、第４図はサ
ーマルヘッドの温度と通電時間制御回路より出力される
パルス信号のパルス幅との関係を示す特性図、第５図は
サーマルヘッド駆動装置に適用される駆動用ＩＣの回路
図、第６図は従来のサーマルヘッド駆動装置の回路図、
第７図は従来装置に８３いて取り扱われる各種信号のタ
イミング図である。 １１・・・通電時間制御回路、 １１８〜１１ｉ１・・・単安定マルヂバイブレータ回路
、 １２・・・モニタ抵抗、１３・・・感温素子、Ｒ１−Ｒ
２０４８・・・発熱抵抗体。 第４図
Claims (2)
- （１）取り込まれた印字データに基づきサーマルヘッド
内の発熱抵抗体に通電することによりサーマルヘッドの
駆動を行うサーマルヘッド駆動装置において、トリガ信
号の入力タイミングでパルス信号を出力すると共に、サ
ーマルヘッド温度に応じてこのパルス信号のパルス幅を
変化させることにより発熱抵抗体の通電時間を制御する
通電時間制御回路を具備することを特徴とするサーマル
ヘッド駆動装置。 - （２）前記通電時間制御回路は、前記発熱抵抗体の抵抗
値に対応するモニタ抵抗、及びサーマルヘッドの温度に
応じて抵抗値が変化する感温素子をパルス幅規制用とし
て備えた単安定マルチバイブレータ回路を有して成るも
のである特許請求の範囲第１項に記載のサーマルヘッド
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018186A JPS62187053A (ja) | 1986-02-14 | 1986-02-14 | サ−マルヘツド駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018186A JPS62187053A (ja) | 1986-02-14 | 1986-02-14 | サ−マルヘツド駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62187053A true JPS62187053A (ja) | 1987-08-15 |
Family
ID=12296589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018186A Pending JPS62187053A (ja) | 1986-02-14 | 1986-02-14 | サ−マルヘツド駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62187053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461270A (en) * | 1987-09-01 | 1989-03-08 | Toshiba Corp | Thermosensitive recording control device |
| US5719615A (en) * | 1989-03-09 | 1998-02-17 | Kyocera Corporation | Apparatus for driving heating elements of a thermal head |
-
1986
- 1986-02-14 JP JP3018186A patent/JPS62187053A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461270A (en) * | 1987-09-01 | 1989-03-08 | Toshiba Corp | Thermosensitive recording control device |
| US5719615A (en) * | 1989-03-09 | 1998-02-17 | Kyocera Corporation | Apparatus for driving heating elements of a thermal head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62187053A (ja) | サ−マルヘツド駆動装置 | |
| JP2000185424A (ja) | サーマルプリンタ履歴制御方法 | |
| JPS6331766A (ja) | サ−マルヘツド | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JPH02167759A (ja) | サーマルヘッド | |
| JPS6160781B2 (ja) | ||
| JPH0416365A (ja) | サーマルヘッド | |
| JPH0611800Y2 (ja) | 熱転写式プリンタのヘツドドライブ回路 | |
| JPH04224970A (ja) | サーマルヘッドの駆動装置 | |
| JPH0229352A (ja) | 印字装置 | |
| JPS61213171A (ja) | バ−コ−ド印字装置 | |
| JP3673264B2 (ja) | サーマルヘッド制御装置 | |
| JPH04168061A (ja) | サーマルヘッドの通電制御回路 | |
| JPH09174892A (ja) | 記録媒体処理装置 | |
| JPS62234954A (ja) | サ−マルヘツド駆動方式 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPH05160974A (ja) | サーマルヘッド式印字装置 | |
| JP2730473B2 (ja) | サーマルヘッドの駆動装置 | |
| JP2002254694A (ja) | サーマルプリンタ及びサーマルプリンタの制御方法 | |
| JP2001180030A (ja) | サーマルヘッド及びサーマルプリンタ | |
| JPH0351146A (ja) | サーマルヘッド通電制御回路 | |
| JPH1148515A (ja) | サ−マルヘッド制御装置 | |
| JPH04197659A (ja) | サーマルヘツド | |
| JPS63166559A (ja) | 感熱式多階調記録装置 | |
| JPH04107159A (ja) | サーマルヘッド |