JPS62186554A - Ｉｃパツケ−ジ - Google Patents

Ｉｃパツケ−ジ

Info

Publication number
JPS62186554A
JPS62186554A JP2854086A JP2854086A JPS62186554A JP S62186554 A JPS62186554 A JP S62186554A JP 2854086 A JP2854086 A JP 2854086A JP 2854086 A JP2854086 A JP 2854086A JP S62186554 A JPS62186554 A JP S62186554A
Authority
JP
Japan
Prior art keywords
lead frame
package
positioning
holes
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2854086A
Other languages
English (en)
Inventor
Kazuhiro Takenaka
竹中　計廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2854086A priority Critical patent/JPS62186554A/ja
Publication of JPS62186554A publication Critical patent/JPS62186554A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体撮像素子のパッケージの構造に関する。
〔発明の概要〕
本発明は、固体撮像素子のパッケージにおいてリードフ
レームに少なくとも１つ以上の穴を形成することにより
、パッケージの位置決めを行なうようにしたものである
。
〔従来の技術〕
従来の固体撮像素子用のパッケージ構造は第３図のよう
に、パッケージを基板に実装する際の位置決めを、パッ
ケージの外形で行なうか、又はセラミックに形成した穴
により行なっていた。
〔発明が解決しようとする問題点〕
しかし前述の従来技術では、外形で位置決めを行なう場
合、及びセラミックに形成した穴で位置決めを行なう場
合ともに、セラミック自体の寸法積置が、それほどよく
ないため、位置決めが正確にできないという問題点を有
する。
そこで本発明は、このような問題点を解決するもので、
その目的とするところは、安価で、しかも、正確な位置
決めができる固体撮像孝子用パッケージを提供するとこ
ろにある。
〔問題点を解決するための手段〕
本発明のパッケージは、パッケージを形成する１）−ド
フレームに１位置決め用の穴を少なくとも１つ以」二あ
げることｆ、％徴とする。
〔作用〕
本発明の上記の構成によれは１位置決めは、リードフレ
ームにあけられ九穴を用いて行なわれるため、金属にあ
けられた穴であるから非常に正確に、パッケージと実装
基板の位置決めができる。
〔実施例〕
第１図は本発明の実施例における平面図であり、第２図
は主要断面図である。、１はリードフレームであり通常
、使われているリードフレームと何ら変りがない６２は
、リードフレームにあけられた本発明の主旨である穴で
あり、リードフレームを形成する工程であける。３と４
は、このリードフレームをはさむように形成した例えば
、セラミック基板であり、５の接着剤により接着されて
いる。
５と４は本実施例ではセラミックと１−でいるが、他の
材料、例えばプラスチック等で構成しても何ら本発明の
主旨に反しない。
〔発明の効果〕
以上述べたように本発明によれは、リードフレームに、
位置決め用の穴を、リードフレーム形成工程と同一工程
であけることにより、従来よりも高精度の位置決めを、
安価に形成することができるという効果を有する。
【図面の簡単な説明】
第１図は本発明によるＸＯパッケージの実施例を示す平
面図。 第２図は第１図のＡ−Ａ’断面図。 第５図は従来の固体撮像素子用パッケージの平面図。 １・・・リードフレーム ２・・・リードフレームに形成し友位置決め用穴６・・
・第１層セラミック ４・・・第２層セラミック ５・・・接着剤 ６・・・セラミックに形成した位置決め用穴以上 出願人　セイコーエプソン株式会社 惧２田

Claims (3)

    【特許請求の範囲】
  1. （１）リードフレームに位置決め用の穴、又は切り欠き
    が少なくとも１つ以上形成されていることを特徴とする
    ＩＣパッケージ。
  2. （２）前記ＩＣパッケージがセラミックで形成されてい
    ることを特徴とする特許請求の範囲第１項記載のＩＣパ
    ッケージ。
  3. （３）前記ＩＣパッケージがプラスチックで形成されて
    いることを特徴とする特許請求の範囲第１項記載のＩＣ
    パッケージ。
JP2854086A 1986-02-12 1986-02-12 Ｉｃパツケ−ジ Pending JPS62186554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2854086A JPS62186554A (ja) 1986-02-12 1986-02-12 Ｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2854086A JPS62186554A (ja) 1986-02-12 1986-02-12 Ｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62186554A true JPS62186554A (ja) 1987-08-14

Family

ID=12251497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2854086A Pending JPS62186554A (ja) 1986-02-12 1986-02-12 Ｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62186554A (ja)

Similar Documents

Publication Publication Date Title
JPH09283889A (ja) フレキシブル基板の補強方法及びフレキシブル基板
JPS62186554A (ja) Ｉｃパツケ−ジ
JPH01207992A (ja) 回路配線板
JP3229068B2 (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPH0753989Y2 (ja) Ｉｃカード用モジュール
JPS62291128A (ja) 混成集積回路装置
JPS62183144A (ja) Ｉｃパツケ−ジ
JPH05211276A (ja) マルチチップパッケージ
JPS62183145A (ja) Ｉｃパツケ−ジ
JPH0356069Y2 (ja)
JPS6347350B2 (ja)
JPH04302442A (ja) 半導体装置
JPH0463465A (ja) 半導体パッケージのリードカット方法
JPS63110646A (ja) フオトデイテクタ部を有する集積回路の実装構造
JPH0732224B2 (ja) 半導体装置
JPS5934648A (ja) 半導体装置
JPH0282643A (ja) 半導体装置
JPH04291753A (ja) 半導体装置
JPS58499U (ja) 半導体装置のキャリア
JPH024595A (ja) Ｉｃカード
JPS5897848U (ja) アウタ−リ−ドボンデイング構造
JPH02220306A (ja) Ｔａｂ用テープ
JPH09248986A (ja) カード型電子回路装置の構造
JPS62271797A (ja) Ｉｃカ−ド
JPH02194594A (ja) リード線処理方法