JPS62186351A - 高多重並列配線処理方式 - Google Patents

高多重並列配線処理方式

Info

Publication number
JPS62186351A
JPS62186351A JP61028216A JP2821686A JPS62186351A JP S62186351 A JPS62186351 A JP S62186351A JP 61028216 A JP61028216 A JP 61028216A JP 2821686 A JP2821686 A JP 2821686A JP S62186351 A JPS62186351 A JP S62186351A
Authority
JP
Japan
Prior art keywords
wiring
cell
area
cells
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61028216A
Other languages
English (en)
Inventor
Masanobu Umeda
梅田 政信
Kaoru Kawamura
薫 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61028216A priority Critical patent/JPS62186351A/ja
Publication of JPS62186351A publication Critical patent/JPS62186351A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023Two dimensional arrays, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 上位、下位計算機(セル)との通信機能を有する計算機
(セル)を格子状に、且つ階層的に接続した高多重並列
計算機システムを用いて、高集積化(LSI)回路、或
いはプリント板のパターンの配線処理を行う方式におい
て、上位の計算機(セル)は、自己の配線領域を、下位
の計算機(セル)の数に合わせて複数個(例えば、4個
)に分割し、それぞれの下位の計算機(セル)に対して
、該計算機(セル)が分担する配線領域における配線情
報(少なくとも、接続点座標、接続情報(直線、直角線
配線))を決定、伝達して、それぞれの計算機(セル)
で配線処理を行わせる手段と。
上記下位の計算機(セル)で処理できなかった配線に関
する情報(少なくとも、各計算機(セル)が分担してい
る配線領域を通過できる経路情報。
該配線領域での既存配線密度情報、再配線命令を与えら
れた時の経路情報)を上位の計算機(セル)に伝達し、
該上位計算機(セル)において自己の配線領域の配線処
理を行う手段を設けることにより、上記配線処理を各計
算機(セル)で並列に、自律的、且つ協調的に、行うよ
うにしたものである。
〔産業上の利用分野〕
本発明は、上位、下位計算機(セル)との通信機能を有
する計算i(セル)を格子状に、且つ階層的に接続した
高多重並列計算機システムを用いて、高集積化(LSI
)回路、或いはプリント板のパターンの配線処理を行う
方式に関する。
最近の半導体技術の著しい進歩に伴って、論理回路に対
する集積度が益々高集積化されるにつれ、該高集積化(
LSI)回路、或いは、該高集積化(LSI)回路を搭
載したプリント板での配線密度は、益々高くなる動向に
あり、効果的な処理速度の向上策が要求されるようにな
ってきた。
一方、膨大な処理時間を有する処理を高速に実行する手
段として、数百〜数千台のプロセッサを、例えば、格子
状に接続し、それぞれのプロセッサ(セル)が外部情報
によって自主的に反応し、結果として統一されたシステ
ムとして動作する、所謂°ホロン(Holon)の概念
°を備えた並列システムが知られている。
一般に、配線処理は、配線情報が与えられると、°特定
のアルゴリズムによって自律的に処理できることに着目
すると、上記自律動作と、協調動作による並列システム
によって、上記膨大な処理時間を必要とする配線処理が
高速に実行できることが期待できる。
〔従来の技術と発明が解決しようとする問題点〕第2図
は、従来の配線処理方式を説明する図である。
高集積化(以下、LSIと云う)回路や、プリント板の
パターンの配線を自動的に行う場合、従来方式において
は、通常の計算機システムにおいて、例えば、会話形式
により逐次的に処理する方法であった。
即ち、キーボード3から、配線情報、例えば、ゲートの
座標、ランド/ビアの座標、接続方法(例えば、直線配
線、直角配線等)が与えられると、中央処理装置(CP
tl) 1が、主記憶装置(MS) 2上に設定されて
いる特定のプログラムを逐次実行することにより、該主
記憶装置(MS) 2上に、該配線情報を展開し、予め
定められたアルゴリズムによって、上記ランド/ビアを
使用し、上記ゲート間の配線を実行していた。
この従来方式においては、逐次処理である為、論理回路
の高集積化、複雑化、大規模化に伴って、十分な処理速
度と、性能を保障することが困難であると云う問題があ
った。
本発明は上記従来の欠点に鑑み、該配線処理は外部より
配線情報が与えられると、該与えられた配線情報に基づ
いて自律的に動作できることに着目し、例えば、上位、
下位の計算機との通信機能を有する計算機を、格子状に
、且つ階層的に接続し、これらを自律的に、且つ協調的
に動作させることにより、配線処理の速度を向上させる
方法を提供することを目的とするものである。
〔問題点を解決するための手段〕
第1図は本発明の一実施例を模式的に示した図である。
本発明においては、上位、下位計算機(セル)との通信
機能を存する計算機(セル) 10,1.1,12゜−
・−を格子状に、且つ階層的に接続した裔多重並列計算
機システムを用いて、高集積化(LSI)回路。
或いはプリント板のパターンの配線処理を行う方式にお
いて、上位の計算m(セル)10.又は11゜・−は、
自己の配線領域4.又は、41.−・を、下位の計算機
(セル)10.又は、11.−  の数に合わせて複数
個の領域41.42.−・−に分割し、それぞれの下位
の計算機(セル)11.又は12.−に対して、該計算
機(セル)11.又は12.−が分担する配線領域41
、又は42.−における配線情報(少なくとも、接続点
座標、接続情報(直線、直角線配線))を決定、伝達し
て、それぞれの計算機(セル) ii。
又は12.−に配線命令を発行し、該配線領域41゜又
は42.−での配線を行わせる手段10a、11a、−
・−と、上記下位の計算機(セル)11.又は12.−
・で処理できなかった配線に関する情報(少なくとも。
各計算機(セル)11.又は12.・−が分担している
配線領域41.又は42.−を通過できる経路情報。
該配線領域41.又は42.−での既存配線密度情報。
再配線命令を与えられた時の経路情報)を上位の計算機
(セル)10.又は11.・−・に伝達し、該上位計算
機(セル)10.又は11.−・・において、上記自己
の配線領域4.又は41.・−・に対する配線処理を行
う手段10b、 llb、・−とを設けるように構成す
る。
〔作用〕
即ち、本発明によれば、上位、下位計算機(セル)との
通信機能を有する計算機(セ、ル)を格子状に、且つ階
層的に接続した高多重並列計算機システムを用いて、高
集積化(LSI)回路、或いはプリント板のパターンの
配線処理を行う方式において、上位の計算機(セル)は
、自己の配線領域を、下位の計算機(セル)の数に合わ
せて複数個(例えば、4個)に分割し、それぞれの下位
の計算機(セル)に対して、該計算機(セル)が分担す
る配線領域における配線情報(少な(とも、接続点座標
、接続情報(直線、直角線配線))を決定。
伝達して、それぞれの計算機(セル)で配線処理を行わ
せる手段と、上記下位の計算機(セル)で処理できなか
った配線に関する情報(少なくとも。
各計算機(セル)が分担している配線領域を通過できる
経路情報、該配線領域での既存配線密度情報、再配線命
令を与えられた時の経路情報)を上位の計算機(セル)
に伝達し、該上位計算機(セル)において自己の配線領
域の配線処理を行う手段を設けることにより、上記配線
処理を各計算機(セル)で並列に、自律的、且つ協調的
に、行うようにしたものであるので、処理速度の向上の
みならず、配線性能や、配線品質の向上が得られる効果
がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
前述の第1図が本発明の一実施例を模式的に示した図で
あり、(a)は本発明の高多重並列計算機システムの構
成例を模式的に示した図であり、(b)は該計算機シス
テムを構成している各計算機(セル)の構成例を示した
図であり、(c)は配線領域の分割例を示した図である
先ず、本発明の配線処理を行う高多重並列計算機システ
ムは、(a)図に示すように、再上位の計算機(以下、
セルと云う) 10に、複数個(本例では4個)の下位
セル11が格子状に接続されており、それぞれのセル1
1には、又、複数個(本例では4個)のセル12が下位
セルとして接続されるというように、階層的に高多重化
されている。
そして、各セル10.11.12.−・−は、(b)図
に示すように、少なくとも中央処理装置(MPU)と、
記憶装置(MEM)とからなり、上位セルと、下位セル
との間の通信路(10a、lla、 −=、と10b、
 11b、−)をもっている。
このように構成されている高多重並列計算機システムを
用いて、例えば、高集積化(LSI)回路の配線処理を
行う場合、本発明においては、次のような配線方式をと
る。即ち、 (1)  上位セル10は、該上位セル10に接続され
ている下位セル11の数だけ、該上位セル1゜が処理す
べき配線領域を分割し、それぞれの下位セル11に割り
当て、各下位セル11に対して各自の持つべき配線情報
として、前述の接続点座標。
接続情報(直線、直角線配線)等を決定して伝達した後
、それぞれのセル11に配線命令を発行す゛る。
上記配線の階層構成の概念を示したものが(c)図であ
って、本例では上位セルに接続される下位セルの数を4
個とした場合を示しており、最上位セル10の配線領域
を4とすると、該最上位セル10に接続されている下位
の各セル11の配線領域は41であり、更にその下位セ
ル12が配線処理を行う配線領域は42.−・−と云う
ように、上記高多重並列計算機システムの階層構成に合
わせて、1つの配線領域4を、各階層でのセル数に合わ
せて順次分割し、それぞれ分割された配線領域41゜4
2、−・−での配線処理を、当該階層でのセル11.1
2゜−・−で分担して、自律的、且つ協調的に実行させ
る。
(2)各下位のセル11.12.−・は、該与えられた
配線情報に従い、該セルに割り当てられた配線領域41
.42.−−−−一内において配線可能なものについて
のみ配線処理を行う。
(3)上位セルは、下位セルのみでは配線処理できなか
った経路について、該下位セルから与えられる既存配線
情報を基に配線処理を行う。
このとき、該下位セルから上位セルに提供される既存配
線情報としては、例えば、 1)各下位セルが分担している配線領域41.42゜−
・を通過できる経路情報:この情報によって、上位セル
は該下位セルが配線できなかった経路の配線を行うこと
ができる可能性がある。
2)各下位セルが分担している配線領域での既存配線に
よる配線密度:この情報により、該上位セルは、該分割
した配線領域の何処を通過して配線すれば良いかを判断
することができる。例えば、配線密度の小さい配線領域
を通るようにルーティングする等。
3)上位セルによる配線処理の際、下位セルが既に配線
している経路を跨がってルーティングしたい場合、下位
セルに対して再配線命令を発行することがあり、この場
合下位セルでは、−互譲既存の配線ルートをキャンセル
して、再配線を行い、その時の経路情報を上位セルに通
知する。この経路情報に基づいて、上位セルは上記ルー
ティングの妥当性を判断する。
このようにして、上位セルと、下位セルとは、相互に配
線情報を前述の通信路(10a、 lla、・−1と1
0b、 llb、−)  を通して交換しながら、自己
に割り当てられている配線領域での配線処理を自律−的
且つ協調的に実行する。
このように、本発明は、上位、下位計算機(セル)との
通信機能を有する計算機(セル)を、格子状に、且つ階
層的に接続し、上記上位のセルが処理する配線領域を、
該上位のセルに接続されている下位セルの数に分割して
、それぞれの下位セルに割り当て、それぞれの上位セル
、下位セルは自己に割り当てられた配線領域に対する配
線処理を、該上位セル、または下位セルから送信されて
くる配線情報に基づいて、自律的、且つ協調的に配線処
理をさせるようにした所に特徴がある。
〔発明の効果〕
通信機能を有する計算機(セル)を格子状に、且つ階層
的に接続した高多重並列計算機システムを用いて、高集
積化(LSI)回路、或いはプリント板のパターンの配
線処理を行う方式において、上位の計算機(セル)は、
自己の配線領域を、下位の計算機(セル)の数に合わせ
て複数個(例えば、4個)に分割し、それぞれの下位の
計算機(セル)に対して、該計算機(セル)が分担する
配線領域における配線情報(少なくとも、接続点座標。
接続情報(直線、直角線配線))を決定、伝達して、そ
れぞれの計算機(セル)で配線処理を行わせる手段と、
上記下位の計算機(セル)で処理できなかった配線に関
する情報(少なくとも、各計算機(セル)が分担してい
る配線領域を通過できる経路情報、該配線領域での既存
配線密度情報。
再配線命令を与えられた時の経路情報)を上位の計算機
(セル)に伝達し、該上位計算機(セル〉において自己
の配′gA領域の配線処理を行う手段を設けることによ
り、上記配線処理を各計算機(セル)で並列に、自律的
、且つ協調的に、行うようにしたものであるので、処理
速度の向上のみならず、配線性能や、配線品質の向上が
得られる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を模式的に示した図。 第2図は従来の配線処理方式を説明する図。 である。 図面において、 1は中央処理装置(CPU) 、 2は主記憶装置(M
S) 。 3はキーボード。 4は最上位計算機(セル)の配線領域。 41.42.−は下位計算機(セル)の配線領域。 10は最上位計算i(セル)。 11.12.−は下位計算機(セル)。 10a、lla、−−,10b、11b、−は上位、下
位計算機(セル)との通信路。 (d) (b) n\桐5明の−J6旋ゲダJと冬発へロ顎2ズトLf二
利吊 1 口 (C) 7ン\、発明の一突“う1シ′イ烈と撲弐′的(二・ネ
tr=に茅 1 口

Claims (1)

  1. 【特許請求の範囲】 上位、下位計算機(セル)との通信機能を有する計算機
    (セル)を格子状に、且つ階層的に接続した高多重並列
    計算機システムを用いて、高集積化(LSI)回路、或
    いはプリント板のパターンの配線処理を行う方式におい
    て、 各階層での上位の計算機(セル)(10、又は11、…
    …)は、自己の配線領域(4、又は41、……)を、下
    位の計算機(セル)(11、又は12、……)の数に合
    わせて複数領域(41、又は42、……)に分割し、そ
    れぞれの下位の計算機(セル)(11、又は12、……
    )に対して、該計算機(セル)(11、又は12、……
    )が分担する配線領域(41、又は42、……)におけ
    る配線情報として、少なくとも、接続点座標、接続情報
    (直線配線、直角線配線)を決定、伝達して、それぞれ
    の計算機(セル)(11、又は12、……)に配線命令
    を発行し、該配線領域(41、又は42、……)での配
    線処理を行わせる手段(10a、11a、……)と、各
    階層での上記下位の計算機(セル)(11、又は12、
    ……)で処理できなかった配線に関する情報として、少
    なくとも、各下位計算機(セル)(11、又は12、…
    …)が分担している配線領域(41、又は42、……)
    を通過できる経路情報、該配線領域(41、又は42、
    ……)での既存配線密度情報、再配線命令を与えられた
    時の経路情報を上位の計算機(セル)(10、又は11
    、……)に伝達し、上記上位計算機(セル)(10、又
    は11、……)において、上記自己の配線領域(4、又
    は41、……)に対する配線処理を行う手段(10b、
    11b、……)とを設けたことを特徴とする高多重並列
    配線処理方式。
JP61028216A 1986-02-12 1986-02-12 高多重並列配線処理方式 Pending JPS62186351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61028216A JPS62186351A (ja) 1986-02-12 1986-02-12 高多重並列配線処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61028216A JPS62186351A (ja) 1986-02-12 1986-02-12 高多重並列配線処理方式

Publications (1)

Publication Number Publication Date
JPS62186351A true JPS62186351A (ja) 1987-08-14

Family

ID=12242435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61028216A Pending JPS62186351A (ja) 1986-02-12 1986-02-12 高多重並列配線処理方式

Country Status (1)

Country Link
JP (1) JPS62186351A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319853A (ja) * 1988-06-21 1989-12-26 Sony Corp データ処理装置
US8255857B2 (en) 2001-02-26 2012-08-28 Cadence Design Systems, Inc. Routing methods for integrated circuit designs

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319853A (ja) * 1988-06-21 1989-12-26 Sony Corp データ処理装置
US8255857B2 (en) 2001-02-26 2012-08-28 Cadence Design Systems, Inc. Routing methods for integrated circuit designs
US8291365B2 (en) 2001-02-26 2012-10-16 Cadence Design Systems, Inc. Conditionally routing a portion of an integrated circuit design with a different pitch to overcome a design rule violation
US8365128B2 (en) 2001-02-26 2013-01-29 Cadence Design Systems, Inc. Routing interconnect of integrated circuit designs
US8386984B2 (en) 2001-02-26 2013-02-26 Cadence Design Systems, Inc. Interconnect routing methods of integrated circuit designs

Similar Documents

Publication Publication Date Title
JP5618603B2 (ja) 多層回路配列を設計する方法
Staepelaere et al. SURF: Rubber-band routing system for multichip modules
JPH0766718A (ja) プログラム可能論理用ウェファ・スケール構造
EP0280251B1 (en) Shared memory controller arrangement
JP2002208639A (ja) 集積回路に相互接続ラインを形成する方法と装置
JP2002157291A (ja) 半導体集積回路装置の設計方法
CN104239600B (zh) 基于多商品流的大规模集成电路详细布线方法
JPH0587867B2 (ja)
JPS62186351A (ja) 高多重並列配線処理方式
JPH09319788A (ja) ネットワークによる並列処理システム
US10216886B2 (en) Semiconductor device and method for designing a semiconductor device
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
Watanabe et al. Flute-a floorplanning agent for full custom VLSI design
JPH05121547A (ja) 半導体集積回路の配線処理方法
JPS63308676A (ja) 木構造を用いたフロアプラン処理方式
JP2001134621A (ja) Lsiフロアプラン決定装置及び方法並びにプログラム記録媒体
JP2810181B2 (ja) セルレイアウト方法
JP2687699B2 (ja) 集積回路の並列配線処理方法
JPH06266804A (ja) 自動配線設計方式
JP2505039B2 (ja) 機能ブロック上を通過する配線の配線方法
JPS5858809B2 (ja) 半導体装置の製造方法
Tien et al. GALA-an automatic layout system for high density CMOS gate arrays
JP2000215189A (ja) 多数のオペレーティングシステムインスタンス及びソフトウェア制御式リソース割り当てを伴うマルチプロセッサコンピュータアーキテクチャ
JP2656840B2 (ja) チャネル配線装置
JPS62115574A (ja) 並列配線方式