JPS62183153A - 混成集積回路素子 - Google Patents
混成集積回路素子Info
- Publication number
- JPS62183153A JPS62183153A JP2435986A JP2435986A JPS62183153A JP S62183153 A JPS62183153 A JP S62183153A JP 2435986 A JP2435986 A JP 2435986A JP 2435986 A JP2435986 A JP 2435986A JP S62183153 A JPS62183153 A JP S62183153A
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- hole
- solder
- lead terminal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000006071 cream Substances 0.000 abstract description 6
- 239000011888 foil Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract 1
- 239000000155 melt Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信機や衛星放送受信機を量産する場合に用
いることができる混成集積回路素子に関するものである
。
いることができる混成集積回路素子に関するものである
。
従来の技術
一般に、通信機や衛星放送受信機を構成するSHF帯の
高周波回路に於ては、第2図に示すように、混成集積回
路基板1の表面に導体パターン2全形成し、電子部品4
のリード端子6、特に接地用のリード端子を基板1の裏
面の接地パターン3とスルホール9を通じて、接地用金
属板子に半田6等で接続し、電気的接地を行なっている
。
高周波回路に於ては、第2図に示すように、混成集積回
路基板1の表面に導体パターン2全形成し、電子部品4
のリード端子6、特に接地用のリード端子を基板1の裏
面の接地パターン3とスルホール9を通じて、接地用金
属板子に半田6等で接続し、電気的接地を行なっている
。
そして、高周波帯の接地を完全に行なう為に、スルホー
ル9には金属製のピンまたはハトメ8等を挿入して所定
の混成集積回路素子全形成していた。
ル9には金属製のピンまたはハトメ8等を挿入して所定
の混成集積回路素子全形成していた。
発明が解決しようとする問題点
ところが、このような従来のスルホール接地接続構造を
形成するには、混成集積回路基板1にスルホール9を形
成した後、電子部品4全搭載する前にスルホール9へ金
属製のピンまたはハトメ8等を挿入し、次にクリーム半
田10を塗布し、電子部品4を搭載した後、前記クリー
ム半田10を溶融して所定の混成集積回路素子を形成す
るという工程が必要であった。
形成するには、混成集積回路基板1にスルホール9を形
成した後、電子部品4全搭載する前にスルホール9へ金
属製のピンまたはハトメ8等を挿入し、次にクリーム半
田10を塗布し、電子部品4を搭載した後、前記クリー
ム半田10を溶融して所定の混成集積回路素子を形成す
るという工程が必要であった。
この為、金属製のピンまたはノ・トメ8を挿入する工程
が必要であり、組立工数が増加するという問題と、半田
溶融時に電子部品4が溶融した半田により浮き上がると
いう問題があり、高周波回路に於ける接地が不十分とな
る問題があった。
が必要であり、組立工数が増加するという問題と、半田
溶融時に電子部品4が溶融した半田により浮き上がると
いう問題があり、高周波回路に於ける接地が不十分とな
る問題があった。
本発明は上記従来の問題点を解決するもので、組立工数
が少なくて、かつ電子部品の浮き上がりが生じることの
ない混成集積回路素子を提供しようとするものである。
が少なくて、かつ電子部品の浮き上がりが生じることの
ない混成集積回路素子を提供しようとするものである。
問題点を解決するための手段
本発明の混成集積回路素子においては、高周波回路全構
成する所定の混成集積回路基板のスルホールに、搭載す
る電子部品のリード端子をスルホール壁に接融するよう
に当該基板の板厚分だけ挿入し、かつ接地用のスルホー
ル全半田等の接着用金属で充填するようにしだものであ
る。
成する所定の混成集積回路基板のスルホールに、搭載す
る電子部品のリード端子をスルホール壁に接融するよう
に当該基板の板厚分だけ挿入し、かつ接地用のスルホー
ル全半田等の接着用金属で充填するようにしだものであ
る。
作用
したがって、本発明によれば、半田溶融時にスルホール
に挿入された電子部品のリード端子の表面が半田で濡れ
ることによりスルホール内に半田が充填され、且つ、当
該電子部品の曲げたリード端子がスルホール壁に接触す
る接触抵抗により半田溶融時の浮き上がリヲ防止するこ
とができ、高周波用のスルホール接地構造全容易に形成
することができるものである。
に挿入された電子部品のリード端子の表面が半田で濡れ
ることによりスルホール内に半田が充填され、且つ、当
該電子部品の曲げたリード端子がスルホール壁に接触す
る接触抵抗により半田溶融時の浮き上がリヲ防止するこ
とができ、高周波用のスルホール接地構造全容易に形成
することができるものである。
実施例
以下、本発明の一実施例金、図面全参照しつつ説明する
。
。
第1図に示すように、裏面に導体パターン3、表面の導
体パターンの中に接地パターン2全おのおの形成し、か
つ両パターン2.3全貫通するスルホール9を有する高
周波回路基板1と接地用金属7と全半田箔又はクリーム
半田6を介して圧接させる。そして、高周波用トランジ
スター、例えばFETの電子部品4の接地用リード端子
6を当該基板1の板厚分だけ曲げて、スルホール9へ挿
入する。
体パターンの中に接地パターン2全おのおの形成し、か
つ両パターン2.3全貫通するスルホール9を有する高
周波回路基板1と接地用金属7と全半田箔又はクリーム
半田6を介して圧接させる。そして、高周波用トランジ
スター、例えばFETの電子部品4の接地用リード端子
6を当該基板1の板厚分だけ曲げて、スルホール9へ挿
入する。
次に、リフロー半田付は法等により半田を溶融させる。
すると、半田6はスルホール9内に充填していく。した
がって、半田6にてリード端子6と金属7を確実に接続
することができる。この時、接地用リード端子5の曲げ
角度は、リード端子6がスルホール壁と接触して接触抵
抗を持つ程度でよいが、リード端子6の先端は接地用金
属7と接する長さが望ましい。
がって、半田6にてリード端子6と金属7を確実に接続
することができる。この時、接地用リード端子5の曲げ
角度は、リード端子6がスルホール壁と接触して接触抵
抗を持つ程度でよいが、リード端子6の先端は接地用金
属7と接する長さが望ましい。
高周波回路基板1はガラスエポキシ銅張り両面基板でも
、フッ素樹脂製銅張り両面基板でも、アルミナセラミッ
クに銀−パラジウム、金、銅の厚膜導体を使用した基板
でもよい。又、半田箔及びクリーム半田は、搭載する電
子部品の耐熱温度に合わせておけば、低温半田、共晶半
田、高温半田のいずれでもよい。
、フッ素樹脂製銅張り両面基板でも、アルミナセラミッ
クに銀−パラジウム、金、銅の厚膜導体を使用した基板
でもよい。又、半田箔及びクリーム半田は、搭載する電
子部品の耐熱温度に合わせておけば、低温半田、共晶半
田、高温半田のいずれでもよい。
発明の効果
以上の様に、本発明によれば、混成集積回路基板に搭載
する電子部品の接地用リード端子を曲げ、基板の板厚分
だけスルホール孔に挿入し、接地用金属と半田箔まだは
クリーム半田上用いて溶融接続するようにしたことによ
り、別個に金属ピン又はハトメを挿入すること無しに高
周波回路におけるスルホール接地構造を形成することが
でき、実用上、混成集積回路素子の組立工数が削減され
、極めて有利なものである。
する電子部品の接地用リード端子を曲げ、基板の板厚分
だけスルホール孔に挿入し、接地用金属と半田箔まだは
クリーム半田上用いて溶融接続するようにしたことによ
り、別個に金属ピン又はハトメを挿入すること無しに高
周波回路におけるスルホール接地構造を形成することが
でき、実用上、混成集積回路素子の組立工数が削減され
、極めて有利なものである。
第1図は本発明の一実施例における混成集積回路素子を
示す断面図、第2図は従来例の混成集積回路素子の断面
図である。 1・・・・・・混成集積回路基板、2・・・・・・表面
の接地用導体パターン、3・・・・・・裏面の接地用導
体パターン、4・・・・・・搭載する電子部品、6・・
・・・・電子部品の接地用リード端子、6・・・・・・
接地金属と混成集積回路基板を接続する接地用半田、7
・・・・・・接地金属、8・・・・・・スルホール。
示す断面図、第2図は従来例の混成集積回路素子の断面
図である。 1・・・・・・混成集積回路基板、2・・・・・・表面
の接地用導体パターン、3・・・・・・裏面の接地用導
体パターン、4・・・・・・搭載する電子部品、6・・
・・・・電子部品の接地用リード端子、6・・・・・・
接地金属と混成集積回路基板を接続する接地用半田、7
・・・・・・接地金属、8・・・・・・スルホール。
Claims (1)
- 基板の裏面に接地用の金属と電気的に接地されるよう
接地パターンを構成し、上記基板の表面に回路を構成す
る導体パターンを形成し、上記基板の表面の回路の接地
導体パターンと裏面の接地パターンとを結ぶスルホール
に、上記回路を構成する電子部品の接地リード端子をス
ルホール壁に接触するようにして上記基板の板厚分だけ
挿入し、上記スルホールを金属で充填して電気的に接地
するようにしたことを特徴とする混成集積回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2435986A JPS62183153A (ja) | 1986-02-06 | 1986-02-06 | 混成集積回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2435986A JPS62183153A (ja) | 1986-02-06 | 1986-02-06 | 混成集積回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62183153A true JPS62183153A (ja) | 1987-08-11 |
Family
ID=12135999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2435986A Pending JPS62183153A (ja) | 1986-02-06 | 1986-02-06 | 混成集積回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62183153A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159833B2 (en) * | 2008-02-29 | 2012-04-17 | Kabushiki Kaisha Toshiba | Printed circuit board, method for forming frame ground for printed circuit board, and electronic device |
-
1986
- 1986-02-06 JP JP2435986A patent/JPS62183153A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8159833B2 (en) * | 2008-02-29 | 2012-04-17 | Kabushiki Kaisha Toshiba | Printed circuit board, method for forming frame ground for printed circuit board, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7637415B2 (en) | Methods and apparatus for assembling a printed circuit board | |
US6881906B2 (en) | Printed circuit board comprising a contact sleeve that is mounted thereon | |
JP2757748B2 (ja) | プリント配線板 | |
JPH06260226A (ja) | 基板接続方法及び基板接続端子 | |
JPS62183153A (ja) | 混成集積回路素子 | |
JPH0685425A (ja) | 電子部品搭載用基板 | |
JP2926902B2 (ja) | プリント配線基板 | |
JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
KR100493642B1 (ko) | 전자회로유닛 | |
JPH1041605A (ja) | 電子部品の実装構造 | |
JP3894336B2 (ja) | 電子部品 | |
JPH10224024A (ja) | 部品実装方法 | |
JPS62226650A (ja) | 混成集積回路素子 | |
JPH1051094A (ja) | プリント配線板及びその製造方法 | |
JP3619358B2 (ja) | 変換モジュール | |
EP0335420A2 (en) | Electrical and mechanical joint construction between a printed wiring board and a lead pin | |
US4675626A (en) | Carrier assembly for mounting a rolled coplanar delay line | |
JPH03262186A (ja) | 印刷配線基板 | |
JPS62252193A (ja) | プリント基板のスル−ホ−ルと部品リ−ドとの接続方法 | |
JPS61191095A (ja) | 回路装置およびその製造方法 | |
JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
JPH11145602A (ja) | プリント配線基板 | |
JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
JPS6151945A (ja) | 半導体装置 |