JPS62179068A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS62179068A JPS62179068A JP2158586A JP2158586A JPS62179068A JP S62179068 A JPS62179068 A JP S62179068A JP 2158586 A JP2158586 A JP 2158586A JP 2158586 A JP2158586 A JP 2158586A JP S62179068 A JPS62179068 A JP S62179068A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- image memory
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Photographic Processing Devices Using Wet Methods (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクセスできるメモリ容量が少ない中央処理
装置を用いてメモリ容量の大きな画像メモリを制御する
画像処理装置に関する。
装置を用いてメモリ容量の大きな画像メモリを制御する
画像処理装置に関する。
従来、画像処理装置に用いられる画像メモリの制御はミ
ニコンピユータ及び高性能のマイクロプロセッサ等が用
いられていた。これは画像メモリはその容量が大きいか
らこれを制御するものにもメモリ空間が大きいことが必
要とされるからである。
ニコンピユータ及び高性能のマイクロプロセッサ等が用
いられていた。これは画像メモリはその容量が大きいか
らこれを制御するものにもメモリ空間が大きいことが必
要とされるからである。
このためメモリ空間が小さく画像メモリの全エリアをア
クセスできないローコストマイクロプロセッサによって
画像メモリを制御しようとすると、オーバレイ、セグメ
ンテーション、或いはページング等の処理が必要となり
処理スピードが遅いという問題点があった。
クセスできないローコストマイクロプロセッサによって
画像メモリを制御しようとすると、オーバレイ、セグメ
ンテーション、或いはページング等の処理が必要となり
処理スピードが遅いという問題点があった。
本発明は前記問題点に鑑みてなされたものでそのｌｊ的
とするところは直接アクセスできるメモリ空間の小さな
ローコストマイクロプロセッサを使用して従来のミニコ
ンピユータによる制御と同じ程度の処理速度を有する画
像処理装置を提供することにある。
とするところは直接アクセスできるメモリ空間の小さな
ローコストマイクロプロセッサを使用して従来のミニコ
ンピユータによる制御と同じ程度の処理速度を有する画
像処理装置を提供することにある。
前記１」的を達成するために本発明はＸアドレスとＹア
ドレスを指定できる中央処理装置と、前記中央処理装置
でアクセスできるメモリ容量よりも大きいメモリ容量を
有する画像メモリと、前記画像メモリ内の特定のＸアド
レスを指定できるＸレジスタと、前記画像メモリ内の特
定のＹアドレスを指定できるＹレジスタと、前記中央処
理装置から出力されるＸアドレスと前記Ｘレジスタから
出力されるＸアドレスとを加算して前記画像メモリのＸ
アドレスとする第１の加算器と、前記中央処理装置から
出力されるＹアドレスと前記Ｙレジスタから出力される
Ｙアドレスとを加算して前記画像メモリのＹアドレスと
する第２の加算器とを具備することを特徴とする。
ドレスを指定できる中央処理装置と、前記中央処理装置
でアクセスできるメモリ容量よりも大きいメモリ容量を
有する画像メモリと、前記画像メモリ内の特定のＸアド
レスを指定できるＸレジスタと、前記画像メモリ内の特
定のＹアドレスを指定できるＹレジスタと、前記中央処
理装置から出力されるＸアドレスと前記Ｘレジスタから
出力されるＸアドレスとを加算して前記画像メモリのＸ
アドレスとする第１の加算器と、前記中央処理装置から
出力されるＹアドレスと前記Ｙレジスタから出力される
Ｙアドレスとを加算して前記画像メモリのＹアドレスと
する第２の加算器とを具備することを特徴とする。
以下図面に基づいて本発明の１実施例を詳細に説明する
。
。
第１図は本実施例に係る画像処理装置の要部の構成を示
すブロック図である。中央処理装置（ＣＰＵ）１は６４
にバイトのアクセスメモリ空間を有する。即ちトータル
１６ｂｉｔでアドレスの指定を行う。画像メモリ３は２
９Ｘ２９の画素を有する画像メモリである。Ｘレジスタ
５は画像メモリ３上の所定の点のＸアドレスを与える。
すブロック図である。中央処理装置（ＣＰＵ）１は６４
にバイトのアクセスメモリ空間を有する。即ちトータル
１６ｂｉｔでアドレスの指定を行う。画像メモリ３は２
９Ｘ２９の画素を有する画像メモリである。Ｘレジスタ
５は画像メモリ３上の所定の点のＸアドレスを与える。
Ｙアドレス７はこの点のＹアドレスを与える。加算器９
はＣＰＵＩから出力されるＸアドレスとＸレジスタ５の
出力を加算して画像メモリ３をアクセスするＸアドレス
を出力する。加算′ａ１１はＣＰＵＩから出力されるＹ
アドレスとＹレジスタ７の出力を加算して画像”メモリ
３をアクセスするＹアドレスを出力する。
はＣＰＵＩから出力されるＸアドレスとＸレジスタ５の
出力を加算して画像メモリ３をアクセスするＸアドレス
を出力する。加算′ａ１１はＣＰＵＩから出力されるＹ
アドレスとＹレジスタ７の出力を加算して画像”メモリ
３をアクセスするＹアドレスを出力する。
本実施例ではＣＰＵＩが６つのモードを指定し、画像メ
モリの粗アクセス及びサンプリングアクセス又画像メモ
リにウィンドを設定することができる。次に各モードに
ついて説明する。
モリの粗アクセス及びサンプリングアクセス又画像メモ
リにウィンドを設定することができる。次に各モードに
ついて説明する。
第１図に示す場合は従来と同様の普通のアクセス方式を
示す。即ちＣＰＵＩは８ｂｉｔのＸアドレスとＥ！ｂｉ
ｔのＹアドレスを指定する。又ｃＰＵ１はＸレジスタ５
、Ｙレジスタ７を制御しＸレジスタ５及びＹレジスタ７
の出力を共に０とする。
示す。即ちＣＰＵＩは８ｂｉｔのＸアドレスとＥ！ｂｉ
ｔのＹアドレスを指定する。又ｃＰＵ１はＸレジスタ５
、Ｙレジスタ７を制御しＸレジスタ５及びＹレジスタ７
の出力を共に０とする。
而して加算器９．１１を介して画像メモリ３に入力され
るＸアドレス及びＹアドレスはＣＰＵＩが指定してＸア
ドレス、Ｙアドレスとなる。この場合前述したようにＣ
ＰＵＩではＸアドレス、Ｙアドレスを８ｂｉｔずつしか
指定できず指定できる画素としては２．ｏ×２ａ個であ
る。しかるに画像メモリは２９Ｘ２９個の画素を有して
いるので、オーバレイ、セグメンテーション又はベージ
ング等の処理によってアクセスする必要がある。第７図
はこのときの画面を表わしたものである。
るＸアドレス及びＹアドレスはＣＰＵＩが指定してＸア
ドレス、Ｙアドレスとなる。この場合前述したようにＣ
ＰＵＩではＸアドレス、Ｙアドレスを８ｂｉｔずつしか
指定できず指定できる画素としては２．ｏ×２ａ個であ
る。しかるに画像メモリは２９Ｘ２９個の画素を有して
いるので、オーバレイ、セグメンテーション又はベージ
ング等の処理によってアクセスする必要がある。第７図
はこのときの画面を表わしたものである。
第２図はＣＰＵＩから出力されるＸアドレス、Ｙアドレ
スを１ｂｉｔずつシフトさせることによって画像メモリ
３の粗アクセスを図る方式を示したものである。Ｘレジ
スタ５、及びＹレジスタ７は共にゼロを出力するように
ＣＰＵ １に制御されている。ＣＰＵＩから出力される
８ｂｉｔのＸアドレスはシフトレジスタ１３によって１
ビツト左方向ヘシフトされて最下位桁にはゼロが挿入さ
れる。Ｘレジスタ５はゼロを出力しているので画像メモ
リ３でアクセスされるＸアドレスはシフトレジスタ１３
の出力となる。このシフトレジスタ１３の出力は ｏ ｏ ｏ ｏ ｏ ｏ ｏ ｏ ｏ−。
スを１ｂｉｔずつシフトさせることによって画像メモリ
３の粗アクセスを図る方式を示したものである。Ｘレジ
スタ５、及びＹレジスタ７は共にゼロを出力するように
ＣＰＵ １に制御されている。ＣＰＵＩから出力される
８ｂｉｔのＸアドレスはシフトレジスタ１３によって１
ビツト左方向ヘシフトされて最下位桁にはゼロが挿入さ
れる。Ｘレジスタ５はゼロを出力しているので画像メモ
リ３でアクセスされるＸアドレスはシフトレジスタ１３
の出力となる。このシフトレジスタ１３の出力は ｏ ｏ ｏ ｏ ｏ ｏ ｏ ｏ ｏ−。
００００００１００コ４
となる。ＣＰＵＩから出力されるＹアドレスにもシフト
レジスタ１５によって同様の処理か行われるので画像メ
モリ３でアクセスされるＹアドレスは ｏｏｏｏｏｏｏｏｏ−。
レジスタ１５によって同様の処理か行われるので画像メ
モリ３でアクセスされるＹアドレスは ｏｏｏｏｏｏｏｏｏ−。
となる。而して画像メモリ３でアクセスされる画素は第
８図に示すような番号をふった点となる。
８図に示すような番号をふった点となる。
即ちこの場合には粗アクセスとなるが一応画面の全領域
をアクセスすることができる。
をアクセスすることができる。
第３図は画像メモリ３の１点のみをアクセスする方式を
示すもので、ＣＰＵＩはアドレスを指定せず、ＣＰＵＩ
の指令をうけたＸレジスタ５及びＹレジスタ７が所定の
点のＸアドレス及びＹアドレスを出力し、これがそのま
ま画像メモリ３のアクセスすべきアドレスとなる。而し
てこの場合には第９図に示すように画像メモリ３上の一
点のみのアクセスが行われる。これを用いることにより
円、直線等の検出が簡１１１に行われる。
示すもので、ＣＰＵＩはアドレスを指定せず、ＣＰＵＩ
の指令をうけたＸレジスタ５及びＹレジスタ７が所定の
点のＸアドレス及びＹアドレスを出力し、これがそのま
ま画像メモリ３のアクセスすべきアドレスとなる。而し
てこの場合には第９図に示すように画像メモリ３上の一
点のみのアクセスが行われる。これを用いることにより
円、直線等の検出が簡１１１に行われる。
第４図は画面に対してＩＥ方形のウィンドを設定し、そ
のウィンド内の画素をアクセスする方式を示しておりＣ
ＰＵＩから夫々８ｂｉｔのＸアドレス５とＹアドレス７
が出力される。Ｘレジスタ５及びＹレジスタ７は設定す
べきウィンドの左」二の点のＸアドレス及びＹアドレス
を出力する。加算器９によりＣＰＵＩから出力されるＸ
アドレスにＸレジスタ５から出力されるＸアドレスが加
算され画像メモリ３のＸアドレスとされる。又ＣＰＵ１
から出力されるＹアドレスにＹレジスタ７から出力され
るＹアドレスが加算され画像メモリ３のＹアドレスとさ
れる。
のウィンド内の画素をアクセスする方式を示しておりＣ
ＰＵＩから夫々８ｂｉｔのＸアドレス５とＹアドレス７
が出力される。Ｘレジスタ５及びＹレジスタ７は設定す
べきウィンドの左」二の点のＸアドレス及びＹアドレス
を出力する。加算器９によりＣＰＵＩから出力されるＸ
アドレスにＸレジスタ５から出力されるＸアドレスが加
算され画像メモリ３のＸアドレスとされる。又ＣＰＵ１
から出力されるＹアドレスにＹレジスタ７から出力され
るＹアドレスが加算され画像メモリ３のＹアドレスとさ
れる。
而して画像メモリ３上には第１０図に示されるような正
方形のウィンドが設定され、このウィンド内の画素がア
クセスされる。
方形のウィンドが設定され、このウィンド内の画素がア
クセスされる。
第５図は画像メモリ３上に縦長のウィンドを設定する方
式を示しており、ＣＰＵＩは７ｂｉｔのＸアドレスと９
ｂｉｔのＹアドレスを出力する。
式を示しており、ＣＰＵＩは７ｂｉｔのＸアドレスと９
ｂｉｔのＹアドレスを出力する。
Ｘレジスタ５はウィンドの左上の点のＸアドレスを出力
し、この左」この点のＹアドレスはゼロとされるのでＹ
レジスタ７の出力はゼロとなる。加算器９によってＣＰ
ＵＩから出力されるＸアドレスとＸレジスタ５から出力
されるＸアドレスが加算され画像メモリ３のＸアドレス
とされ、ＣＰＵＩのＹアドレスはそのまま画像メモリ３
のＹアドレスとされる。
し、この左」この点のＹアドレスはゼロとされるのでＹ
レジスタ７の出力はゼロとなる。加算器９によってＣＰ
ＵＩから出力されるＸアドレスとＸレジスタ５から出力
されるＸアドレスが加算され画像メモリ３のＸアドレス
とされ、ＣＰＵＩのＹアドレスはそのまま画像メモリ３
のＹアドレスとされる。
而して画面上には第１１図に示すような縦長のウィンド
が設定され、ウィンド内の画素のアクセスが行われる。
が設定され、ウィンド内の画素のアクセスが行われる。
第６図は画像メモリ３に横長のウィンドを設定する方式
を示し、この場合はＣＰＵＩは９ｂｉｔのＸアドレスと
７ｂｉｔのＹアドレスを出力し、Ｘレジスタ５の出力は
ゼロでＹレジスタ７の出力はウィンドの左上の点のＹア
ドレスを出力する。
を示し、この場合はＣＰＵＩは９ｂｉｔのＸアドレスと
７ｂｉｔのＹアドレスを出力し、Ｘレジスタ５の出力は
ゼロでＹレジスタ７の出力はウィンドの左上の点のＹア
ドレスを出力する。
この場合は第１２図に示すように画面上に横長のウィン
ドが設定されてこのウィンド内の画素のアクセスが行わ
れる。
ドが設定されてこのウィンド内の画素のアクセスが行わ
れる。
第１０図、第１１図、第１２図に示すウィンドの設定は
、ロボット等の視覚処理においては画面全体を均等に扱
う必要がなく対象とするワーク周辺だけに注目すればよ
いからである。例えばベルトコンベアに付随して作動す
るロボットではベルトコンベア全体を写したとしてもそ
の中の一部だけを認識すればよいのである。
、ロボット等の視覚処理においては画面全体を均等に扱
う必要がなく対象とするワーク周辺だけに注目すればよ
いからである。例えばベルトコンベアに付随して作動す
るロボットではベルトコンベア全体を写したとしてもそ
の中の一部だけを認識すればよいのである。
このように本実施例では粗アクセスとかサンプリングア
クセス及びウィンド設定等の手法により直接アクセスで
きるメモリ空間の小さなローコストマイクロプロセッサ
を使用してメモリ空間の大きな画像メモリを制御できる
。そしてこの制御を従来のミニコンピユータによるのと
同程度の速度で行うことができる。
クセス及びウィンド設定等の手法により直接アクセスで
きるメモリ空間の小さなローコストマイクロプロセッサ
を使用してメモリ空間の大きな画像メモリを制御できる
。そしてこの制御を従来のミニコンピユータによるのと
同程度の速度で行うことができる。
以」二詳細に説明したように本発明によれば直接アクセ
スできるメモリ空間の小さなマイクロプロセッサを用い
て、メモリ空間の大きな画像メモリを高速に制御するこ
とかできる。
スできるメモリ空間の小さなマイクロプロセッサを用い
て、メモリ空間の大きな画像メモリを高速に制御するこ
とかできる。
第１図から第６図は本実施例に係る画像処理装置の各モ
ードでの（！′４成及び信号状態を示す図、第７図から
第１２図は各モードでの画面の状態を示す図である。 １・・・ＣＰＵ、３・・・１山白象メモリ、５・・・Ｘ
レジスタ、７・・・Ｙレジスタ、９，１１・・・加算器
、１３．１５・・・シフトレジスタ。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図 第１２図
ードでの（！′４成及び信号状態を示す図、第７図から
第１２図は各モードでの画面の状態を示す図である。 １・・・ＣＰＵ、３・・・１山白象メモリ、５・・・Ｘ
レジスタ、７・・・Ｙレジスタ、９，１１・・・加算器
、１３．１５・・・シフトレジスタ。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図 第９図 第１０図 第１１図 第１２図
Claims (2)
- （１）ＸアドレスとＹアドレスを指定できる中央処理装
置と、 前記中央処理装置でアクセスできるメモリ容量よりも大
きいメモリ容量を有する画像メモリと、前記画像メモリ
内の特定のＸアドレスを指定できるＸレジスタと、 前記画像メモリ内の特定のＹアドレスを指定できるＹレ
ジスタと、 前記中央処理装置から出力されるＸアドレスと前記Ｘレ
ジスタから出力されるＸアドレスとを加算して前記画像
メモリのＸアドレスとする第１の加算器と、 前記中央処理装置から出力されるＹアドレスと前記Ｙレ
ジスタから出力されるＹアドレスとを加算して前記画像
メモリのＹアドレスとする第２の加算器と を具備することを特徴とする画像処理装置。 - （２）前記中央処理装置から出力されるＸアドレス及び
Ｙアドレスを１ビットシフトさせて夫々第１の加算器及
び第２の加算器に入力させることを特徴とする特許請求
の範囲第（１）項記載の画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158586A JPS62179068A (ja) | 1986-02-03 | 1986-02-03 | 画像処理装置 |
| JP7901886A JPS62283340A (ja) | 1986-02-03 | 1986-04-05 | シ−ト状記録媒体の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158586A JPS62179068A (ja) | 1986-02-03 | 1986-02-03 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179068A true JPS62179068A (ja) | 1987-08-06 |
Family
ID=12059113
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2158586A Pending JPS62179068A (ja) | 1986-02-03 | 1986-02-03 | 画像処理装置 |
| JP7901886A Pending JPS62283340A (ja) | 1986-02-03 | 1986-04-05 | シ−ト状記録媒体の処理方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7901886A Pending JPS62283340A (ja) | 1986-02-03 | 1986-04-05 | シ−ト状記録媒体の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPS62179068A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239045A (ja) * | 1988-07-28 | 1990-02-08 | Konica Corp | 写真フィルム用カートリッジ |
-
1986
- 1986-02-03 JP JP2158586A patent/JPS62179068A/ja active Pending
- 1986-04-05 JP JP7901886A patent/JPS62283340A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62283340A (ja) | 1987-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2130336A1 (en) | Method and apparatus for rapidly processing data sequences | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| EP0220323A1 (en) | Image processor | |
| JPS62179068A (ja) | 画像処理装置 | |
| EP0290619A1 (en) | Apparatus for calculating moment of image data | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPS6334658A (ja) | 画像処理用ｄｍａコントロ−ラ | |
| US7114023B2 (en) | Non-sequential access pattern based address generator | |
| JPS581262A (ja) | メモリアドレス制御方式 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPH01305662A (ja) | 画像縮小処理器 | |
| JPH0214387A (ja) | 複数ピーク点検出方式 | |
| JPS61133480A (ja) | 画像処理装置 | |
| JPH02130688A (ja) | 画像処理装置 | |
| JPH03250379A (ja) | 画像処理装置の高速処理方式 | |
| JPS6177965A (ja) | 画像処理装置 | |
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPS62254276A (ja) | ヒストグラム算出方式 | |
| JPS61259374A (ja) | 直接記憶アクセス演算方式 | |
| JPS62115562A (ja) | Ｄｍａコントロ−ラ | |
| JPS61248164A (ja) | 画像処理装置 | |
| JPS6243781A (ja) | 画像処理装置 | |
| JPH01174074A (ja) | 画像処理システム | |
| JPS63104187A (ja) | 領域指定方式 | |
| JPS6254374A (ja) | 画像処理装置 |