JPS62177938A - 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法 - Google Patents

同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法

Info

Publication number
JPS62177938A
JPS62177938A JP1787586A JP1787586A JPS62177938A JP S62177938 A JPS62177938 A JP S62177938A JP 1787586 A JP1787586 A JP 1787586A JP 1787586 A JP1787586 A JP 1787586A JP S62177938 A JPS62177938 A JP S62177938A
Authority
JP
Japan
Prior art keywords
substrate
material board
same plane
island regions
material plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1787586A
Other languages
English (en)
Other versions
JPH077798B2 (ja
Inventor
Yasushi Sawada
廉士 澤田
Junji Watanabe
純二 渡辺
Tetsutada Sakurai
桜井 哲真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61017875A priority Critical patent/JPH077798B2/ja
Publication of JPS62177938A publication Critical patent/JPS62177938A/ja
Publication of JPH077798B2 publication Critical patent/JPH077798B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用公費〉 本発明は同一平面上に互いに分離しかつ複数材料からな
る島領域を有する複合基板の作製方法に関する。
〈発明の背景〉 この種の複合基板の作製方法は、例えば同一基板上に誘
電的に互いに分離されたN導電  ′領域およびP導電
領域を形成した相補型誘電体デバイスの作製に利用され
る。
この種の複合基板の作製方法として、たとえば米国電子
電気協会(IEEE)発行の学術雑誌「アイ・イー・イ
ー・イー・トランザクションス・オン・エレクトロン・
デバイシズ(原文雑誌者IEEE TRANSACTI
ONS ON ELECTRONDEVICES) J
第ED−28巻、第10号(1981年)の第1.20
0頁にはSi基板表面に多数の島領域を作製する方法と
して、多数の■状溝を形成した基板に、化学気相堆積法
(CVD法)によって多結晶シリコンを堆積させた後、
V状溝形成面と反対側の面からV状溝底部に達するまで
基板材料を除去することによって多数の多結晶シリコン
島領域を形成できることが示されている。
また、同一基板上に分離形成すべき複数の材料 からな
る島領域と同一形状の断面および材料からなる結晶棒を
密に束ね、束ねた棒状体を、棒状体の軸方向と直角方向
に輪切りにすることによって作製する方法も行われてい
た。
〈発明が解決しようとする問題点〉 しかし、上述した従来の複合基板の製造方法において、
前者の方法はCVD法により支持体として機械的強度を
確保できる厚さの多結晶シリコンを堆積しなければなら
ず、その堆積に長時間必要どし、さらにこの方法では同
一基板面に異種材料あるいは異なる比抵抗材料からなる
島領域を形成することは困難であった。
また、後者の方法では島領域と同方法、同形状の断面を
もつ棒状結晶を予め作製しておく必要がある関係から、
同一基板上に高密度の微細な島領域を形成することは困
難であった。
本発明は、このような従来の複合基板の作製方法の欠点
を除去するためになされたものであって、互いに分離さ
れかつ微細な種々の材料 からなる島領域を高密度に作
製できる複合基板の作製方法を提供しようとするもので
ある。
く問題点を解決するための手段〉 以上の目的を達成するための、本発明にかかる同一平面
上に互いに分離しかつ複数の材料からなる島領域を有す
る複合基板の作製方法は、表面に凹部および凸部を形成
した基板と、表面に前記基板表面の凹部および凸部と対
向しかつ互いに合着可能に形成した凸部および四部を有
すると共に、前記基板と異なる材料からなる材料板を準
備する工程と、前記材料板面の凹部および凸部をそれぞ
れ前記基板表面の凸部および凹部とを向い合せて接合・
固着する工程と、前記接合・固着工程により互いに接合
・固着された複合板のうち基板又は材料板の接合・固着
面と反対側の面から板材を除去して基板又は材料板の凸
部および凹部頂部を露出せしめる工程とからなることを
特徴とするものである。
く作   用〉 このように、表面に凸部および凹部を形成した基板とこ
の基板表面の凸部および凹部と対向しかつ互いに合着可
能に形成した凸部および凹部を有すると共に基板と異な
る材料からなる材料板を、基板表面の凹部および凸部が
材料板表面の凹部および凸部とが向い合うようにして接
合し固着した後、接合・固着した複合板のうち基板又は
材料板の接合・固着面と反対側の面を除去し基板又は材
料板の凸部又は頂部を露出せしめるから、同一平面上に
凸部および凹部で分離された領域内に島状に複数の材料
 で形成された領域を有する複合基板が形成される。
く実 施 例〉 つぎに、本発明の代表的な実施例について説明する。
第1図ないし第4図は本発明にががる同一平面上に互い
に分離しかつ複数の材料 からなる島領域を有する複合
基板の作製方法の作製工程順序を示す図であって、1,
2はそれぞ11[板および材料板としての(100) 
Si 単結晶板、3は接着部材、6は誘電体膜としての
S i O,,7,8は除去加工面、9は島領域である
基板1あるいは材料板1上に島領域9を形成させるには
、先ず基板1および材料板2とシテ第1 図(al 、
 (b) ニ示t J:うニ5i(100)板1.2を
準備した後、各板1,2の表面、たとえばKOH等のア
ルカリエラチントで所定の間隔をおいて凸部および凹部
を形成すると、異方性エツチングによって、(111)
面がエツチングの停止面としてはたらき、54.7°の
角度の凹凸部となる。
の 次いで、基板1の凹凸面に燃焼バーナ2゜の酸水素
炎中にガラス生成物質ガス(例えばSi(、j)4およ
びBCl2)を送って火炎加水分解反応によりガラス微
粒子3を合成し、基板1の凹凸面に沈着させると共に、
第2図に示すように材料板2の凹凸部を、基板1の凹凸
部とが互いに組み合さるように位置合せして重ね合せた
後、図示しない加熱炉中でガラス微粒子3を焼結・溶融
させて基板1,2を接合する。
なお、上記火炎加水分解反応は、次の反応により進行す
る。
5iCj4+ 2H20呻S t O2+ ’ HCj
2BCI、 + 3 H20→B2へ+〇HCjまた、
上記火炎加水分解によるガラス微粒子の焼結・溶融を用
いる代りに、他の耐熱性接着剤を使用してもよい。
また、火炎加水分解反応による接着方法はSi基板の接
合面のSiO3膜6を予め形成させておけば、その膜が
B(不純物)のSi板への拡散を防止できる。また、火
炎加水分解反応によって合成されたガラス微粒子を、直
接、接合面に吹き付けて接合する方法は、その後の焼結
温度が低く、シかも一度焼結し、ガラス化すると、その
融点(軟化点)は焼結温度よりも数100度Cも高くな
り、低い焼結温度で、高い耐熱性ガラスを生成できる上
、加圧等の必要がない。
◎ さらに、第3図に示す一点鎖線7あるいは8の位置
まで研摩等の方法で材料板2の接合面と反対側を除去す
れば、基板1の材門′からなる多数の島領域9を形成で
きる。
−?− そして、上述したように基板1にSi半導体板を使用す
ることによって、島領域9はS i O2膜6で囲まれ
た誘電体分離基板となる。
また、一点鎖線8の位置まで除去加工した場合は、材料
板2の材珂からなる島領域9が形成される。
更に、第4図に示す、基板2の部分にエツチングあるい
は機械加工によって、第5図に示すように溝11を穿設
した後、第6図に示すごとく突起部12aを有する第3
の基板12と接合させて接着剤で接着する。
次いで、一点鎖線13の位置まで除去加工すれば第7図
に示すように、基板1、材料板2と同じ林野からなる島
領域16,17゜18が基板12の同一平面15上に形
成できる。
したがって、1にP導電形のSi基板を、材質2にN導
電形のSi基板を使用すれば、同一基板上にPおよびN
導電形の誘電体で分離された島領域を形成することがで
きる。
8一 つまり、相補形誘電体分離に、本発明の方法が適用でき
る。
また、この方法は84に限らず、SiC。
GaAs、  InP等の分離された島領域も接着時の
加熱温度を適切に選べば形成できる。
また、火炎加水分解反応により生じたガラス膜を基板1
に形成した凹部に堆積しておけば表面除去加工後にガラ
ス質の領域も形成でき、この部分に導波路を作ることが
できる。
さらには、材質にGaAs 、 I nPを選べば半導
体レーザーを分離した島状に形成でき、Siを選べば光
検出素子が形成できる。またSiCを選べば耐環境性の
LEDの作成も可能である。
〈発明の効果〉 以上の説明から明らかなように、表面に凹凸部を形成し
た基板と材料板とを相互の凹凸部が重ね合さるように位
置合せした後接着し、さらにその後接着面と反対側の面
から一定位置まで除去加工することにより、種々の材料
からなる島領域を形成することができることから微細な
島領域を同一平面上に多数形成できる。そしてこの島領
域上にそれぞれ素子を形成するだけでよいから素子の実
装などの手間が要らない上に、形成された島領域の位置
精度の高い微小回路も作製できる利点がある。
【図面の簡単な説明】
第1図ないし第4図は本発明の同一平面上に互いに分離
しかつ複数の材料からなる島領域を有する複合基板の作
製方法の一実施例の作製順序図、第5図ないし第7図は
本発明の同一平面上に互いに分離しかつ複数の材料から
なる島領域を有する複合基板の作製方法の他の実施例の
作製順序図である。 図面中、 1.12・・・基板、 2・・・材料板、 3・・・ガラス微粒子、 6・・・S i O,膜、 7.8,13・除去加工ずべき面、 9・・・島領域、 12&・・・突部。

Claims (2)

    【特許請求の範囲】
  1. (1)表面に凹部および凸部を形成した基板と、表面に
    前記基板表面の凹部および凸部と対向しかつ互いに合着
    可能に形成した凸部および凹部を有すると共に、前記基
    板と異なる材料からなる材料板を準備する工程と、前記
    材料板面の凹部および凸部をそれぞれ前記基板表面の凸
    部および凹部とを向い合せて接合・固着する工程と、前
    記接合・固着工程により互いに接合・固着された複合板
    のうち基板又は材料板の接合・固着面と反対側の面から
    板材を除去して基板又は材料板の凸部および凹部頂部を
    露出せしめる工程とからなることを特徴とする同一平面
    上に互いに分離しかつ複数の材料からなる島領域を有す
    る複合基板の作製方法。
  2. (2)前記基板および材料板に(100)単結晶Si基
    板を用いると共に、これら基板および材料板の凹凸部を
    異方性エッチング法で形成することを特徴とする特許請
    求の範囲第(1)項記載の同一平面上に互いに分離しか
    つ複数の材料からなる島領域を有する複合基板の作製方
    法。
JP61017875A 1986-01-31 1986-01-31 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法 Expired - Lifetime JPH077798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61017875A JPH077798B2 (ja) 1986-01-31 1986-01-31 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61017875A JPH077798B2 (ja) 1986-01-31 1986-01-31 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法

Publications (2)

Publication Number Publication Date
JPS62177938A true JPS62177938A (ja) 1987-08-04
JPH077798B2 JPH077798B2 (ja) 1995-01-30

Family

ID=11955858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61017875A Expired - Lifetime JPH077798B2 (ja) 1986-01-31 1986-01-31 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法

Country Status (1)

Country Link
JP (1) JPH077798B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985745A (en) * 1988-01-05 1991-01-15 Kabushiki Kaisha Toshiba Substrate structure for composite semiconductor device
JPH08264639A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330477A (en) * 1976-09-02 1978-03-22 Agency Of Ind Science & Technol Preparation of liquid drop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330477A (en) * 1976-09-02 1978-03-22 Agency Of Ind Science & Technol Preparation of liquid drop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985745A (en) * 1988-01-05 1991-01-15 Kabushiki Kaisha Toshiba Substrate structure for composite semiconductor device
JPH08264639A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板の製造方法

Also Published As

Publication number Publication date
JPH077798B2 (ja) 1995-01-30

Similar Documents

Publication Publication Date Title
JPH0485827A (ja) 半導体装置の製造方法
US3771983A (en) Method for fabrication of precision miniature glass circuits
JPS62177938A (ja) 同一平面上に互いに分離しかつ複数の材料からなる島領域を有する複合基板の作製方法
JPH06110091A (ja) 導波路型光結合回路
JPS62265728A (ja) アノ−デイツクボンデイング法
JP2004345897A (ja) ガラスプレス用モールドの作製方法
JPH0945882A (ja) 半導体基板及びその製造方法
JP3196797B2 (ja) 積層型石英系光導波路の製造方法
JPS57176005A (en) Manufacture of optical waveguide circuit
JPH056883A (ja) 半導体基板の製造方法
JPS6314449A (ja) 誘電体分離基板の製造方法
JP2001074959A (ja) 埋め込み型光導波路及びその製造方法
JPS62204207A (ja) 石英系平板光回路の製造方法
JPH0342605A (ja) 光集積回路の製法
JPH0720337A (ja) 光導波路の製造方法
JPS63202034A (ja) 半導体装置の製造方法
JPH05257035A (ja) 導波路装置の作製方法
JPH01230255A (ja) 半導体基板の製造方法
JPH01106441A (ja) 半導体装置の製造方法
JPH01295446A (ja) 半導体基板の製造方法
JP3006301B2 (ja) ガラス導波路の製造方法
JPH0772347A (ja) ガイド溝付き光導波路の製作方法
JPH0330356A (ja) 絶縁層分離基板の製造方法
JPS61110445A (ja) 誘電体分離シリコン基板およびその製造方法
JPH0218508A (ja) V溝基板およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term