JPS62177591A - 画像表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は画像メモリとルックアップテーブルとを用いた
画は表示回路に関し、特に、ラスクスキャン式のカラー
グラフィックディスプレイ装置に用いて有用なものであ
る。

〈従来の技術〉 第２図に、従来の画像表示回路の一般的構成を示す°。

ここで、画像メモリ１はｍビット／画素構成の低速大容
量メモリであシ、我示すべき画像の各画素に対応したｍ
ビットのデータを格納していて、順次、複数に個の画素
のデータを並列に出力する。パラレル／シリアル変換器
２は、画惚メモリ１から並列に読み出されたに画素のデ
ータを、１ｉｌｉｌｌＡ順に１画素のデータにに換する
。これによシ、低速メモリを用いても、ディスプレイ装
置のスキャン速度に合った高速度で１画素ずつデータが
得られる。ルックアップチーグル３は各ｍｈ。

データ全アドレスデータとする、１ワードが（／１＋＃
２＋７３）　ピッ）で２”　’７−　ド１ｌｔａ（Ｄ高
速メモリである。１ワードのうち、ｌ□ビットが赤色の
データＲを、１２ビツトが緑色のデータＧを、！３ビッ
トが青色のデータＢｔ−それぞれ表わす。Ｄ／Ａ　　変
換器４はルックアップテーブル３から出力されるデータ
ｅＲ，Ｇ、Ｂのカラーアナログ映像信号５に変換し、Ｃ
ＲＴ表示装置６等に与える。これにより、画像メモリ１
に格納されているデータに対応して。

２　色間時表示のカラー画像が得られる。

ところで１画像メモリは各画素ｍビット構成の場合、ｍ
枚の画像プレーンを構成すると呼ばれる。そして、画ｇ
１表示回路の使用に際しては、画像メモリ１のｍ枚の画
像プレーン全てのデータに対応する画像を表示する場合
だけでなく、そのうちの任意のＰ枚を選んでＰ枚の画像
プレーンのみのデータに対応する画奪を表示する場合も
ある。このような場合は、ルックアップテーブル３の全
内容を所袈のものに変更する。

〈発明が解決しようとする問題点〉 しかし、画像メモリ１の画像ブレーン数ｍが大きい場合
は、ルックアップテーブル３の２ｍ　ワード全ての変更
を実行するための時間が長くな９、不便である。

本発明は上述した従来技術の問題点に鑑み。

画像メモリ中の任意の画像プレーンのみのデータｔ″表
示する場合、ルックアップテーブルの内容を部分的に変
更するだけで済ますことができる画＠表示回路を提供す
ることを目的とする。

く問題点を解決するための手段〉 上記目的１に達成する本発明の画＠表示回路は、表示す
べき画像の各画素に対応するデータを複数画素外ずつ並
列に出力するｍビット／画素構成の画像メモリと、この
画像メモリから並列に出力された複数画素のデータを１
画素のデータに変換するパラレル／シリアル変換器と、
このパラレル／シリアル変換器カラ出力されるｍビット
のデータからそれぞれ任意のｌピッ）Ｔｈ選択するｍ個
のマルチプレクサと、各マルチプレクサが選択すべきビ
ット位置の情報を保持し各マルチプレクサにビット選択
の指令を与える制御レジスタと、ｍビットのマスクデー
タを保持するマスクデータと、ｍビットのマスクデー夕
とｍ個のマルチプレクサから与えられるｍビットのデー
タとのビット毎の論理積をとるゲートと、このゲートか
ら出力されるｍビットのデータをアドレスデータとして
カラーデソタル映像信号を出力するルックアップテーブ
ルと、このルックアップチー１ルの出力をカラーアナロ
グ２像信号に変換するデフタル／アナログ変換器とを具
備するものである。

く作　　　用〉 ｍ個のマルチプレクサとビット選択権・令の制御レジス
タとにより、各画素のｍビットのデータはビット配置が
任意に移し換えられる。

また、ｆｆ−）とマスクレジスタとによシ、ｍビットの
データの任意のビットが論理″′０″にされる。これに
より、ルックアップテーブルのアドレス範囲が限定され
、内容変更が部分的で済む。

そこて、ｍ枚の画像プレーンのうち任意のＰ枚のみのデ
ータを用いる場合は、Ｐ枚の画像グレー／から得られる
データをｍビットのうち下位Ｐビットに全て移し、且つ
上位の（ｍ−Ｐ）ビットを論理“０”とするように、制
御レジスタとマスクレジスタの内容を設定することがで
きる。かくして得られたｍビットのデータ全ルックアッ
プテーブルのアドレスデータとすると、その入力アドレ
スはＯ〜（２Ｐ−１）　　の範囲に限定される。従って
、ルックアップテーブルの内容変更はアドレスが０〜（
，２Ｐ７１）の範囲のみで良いことになる。

く実　施　例〉 第１図を参照して本発明の一実施例を説明する。

第１図は不発明によるＥｍ（１表示回路の一実施例を示
す回路構成図であシ、ｉｉ！ｉＩ像メモリ１と・ぐラレ
ル／シリアル変換器２．並びにルッ機能？来す。

第１図において、画像メモリ１はｍビット／画素構成の
低速大谷被メモリであシ、表示すべき画像の各画素に対
応したｍビットのデータを格納していて、順次、複数に
個の画素のブータラ可動に出力する。パラレル／シリア
ル変換器２は、１ｌｉｉＩ像メモリ１から並列に読み出
されたに画素のデータを、画素１狐に１画素のデータに
変換する。これは従来と同じである１、 マルチプレクサ（ＭＵＸ）は８□から８ｍまでデータの
ビット数ｍと同じくｍ個有り、それぞれにパラレル／シ
リアル変換器２からのｍビットの画素データが同時に入
力される。

各マルチプレクサ（ＭＵＸ）はｍビットの画紫ｒ−夕か
ら任意の１ビツトを選択するようにＳ成されており、ど
の位置のビットを選択するかという情報は制御レジスタ
９に予め記憶キれている。例えば、第１のマルチプレク
サ８□は晟上位ビットヲ、第２のマルチプレクサ８□は
その次のビットを、・・・、第ｍ番目のマルチプレクサ
８ｍは最下位ビットをそれぞれ選択するものとすれば、
入力されたｍビットデータとｍ個のマルチプレクサから
得られるｍビットデータとが同じになる。但し、ｍ個の
マルチプレクサ８１〜８ｍから得られるｍビットのデー
タにおいて、第１のマルチプレクサ８□の出力は最上位
ビットに、第２のマルチプレクサ８□の出力はその次の
ビットに、・・・。

第ｍ番目のマルチプレクサ８ｍの出力は最下位ビットに
それぞれ割付けられているものとする。

グー）１０はｍ個のアンドゲート素子（ＡＮＤ）からな
シ、ｍ個のマルチプレクサ８□〜８ｍが出力するｍビッ
トの画素データを、マスクレジスタ１１に予め記憶てれ
ているｍビットのマスクデータとビット毎に論理槓螢と
る。ここで、ｒ−４１０から得られるｍビットの画素デ
ータは、ｍ個のマルチプレクサ８□〜８ｍから得られる
ｍビットのデータにおいて、マスクデータのうち論理′
″ＯＨのビットに対応するビットが論理“０″になった
ものである。

即ち、マスクビットが論理＠０”の場合にマスクされる
。

ルックアップチーグル３はゲート１０から得られるｍビ
ットの画素データをアドレスデータとする、１ワードが
（ｌｓ＋４ｚ”１３）ビットで２ｍ　ワード構成の高速
メモリである。

Ｄ／Ａ　　変換器４はルックアップテーブル３から出力
されたデータｋＲ、Ｇ　、　Ｈのカラーアナログ映像信
号５に変換し、ＣＲＴ画像狭示装置６等に与える。これ
も従来と同じである。

次に全体の動作を説明する。

〔１〕ｍ枚の画像プレーンのデータを用いる画像表示： ｍ個のマルチプレクサ８□〜８ｍに入力されるｍビット
データとそれらの出力から得られるｍビットデータとが
岡じになるように、制御レジスタ９にビット選択の位置
情報を記憶する。また、マスクレジスタ１１にはどのビ
ットもマスクしないように、全ビット論理“１″のデー
タを記憶する。

これにより、ｍ枚全ての画像プレーンのデータに対応し
て、２ｍ色同時表示のカラー画像が得られる。

〔２〕任意のＰ枚の画像プレーンのみのデータを用いる
画像表示： ここでは、ｍ枚の画像プレーンのうち、例えハｔ、＋　
ｊ、に＠目の３枚の画像プレーンのみのデータを表示す
る場合ｔ−考える。即ち、マルチプレクサに入力される
ノ臂うレル／シリアル変換器２からｍビットデータのう
ち、ｉビット目、ｊビット目、にビット目の計３ピット
のデータのみを用いる場合である。

まず１ｍ個のマルチプレクサ８１〜８ｍのうち、最下位
の第ｍ番目のマルチプレクサ８ｒｎでにビット目を選択
し、その上の第（ｍ−１）番目のマルチプレクサ８１ｒ
）−１でｊビット目を選択し、更にその上の＃！（ｍ−
２）番目のマルチプレクサ８ｍ−，でｉビット目を選択
するように、制御レジスタ９の内容を設定する。また。

マスクデータ１１のマスクデータを、下位３ビットのみ
論理”１′″とし、それ以９１？：論理“０″と設定す
る。

これによシ、ルックアップテーブル３の入力アドレスは
０〜（２３−１）即ち０〜７の範囲に限定される。従っ
てアドレスが０〜７の範囲でルックアップテーブル３の
内容を変更するだけで、８色（２３色）同時表示が可能
となる。

〈発明の効果〉 本発明によれは、ｍ枚の画像プレーンのうち２枚を選択
して２枚の画像プレーンのみのデータを表示する場合は
、ルックアップテーブルの内容変更をアドレスがＯ〜（
２Ｐ−１）の範囲の与で行えば良く、短時間で済む。

【図面の簡単な説明】

第１図は本発明による画！Ｊ！Ｆ２示回路の一実施例を
示す回路構成図、第２図は従来の回路ｍ放間である。 図　　面　　中、 １は画像メそり、 ２はパラレル／シリアル変換器、 ３はルックアップチーグル。 ４はＤ／Ａ変換器、 ５はカラーアナログ映像信号。 ６はＣＲＴ表示装置、 ８□〜８ｍはマルチプレクサ。 ９は制御レジスタ、 １０はゲート、 １１Ｕマスクレノスタである。

Claims (1)

【特許請求の範囲】
1. 表示すべき画像の各画素に対応するデータを複数画素分
   ずつ並列に出力するｍビット／画素構成の画像メモリと
   、この画像メモリから並列に出力された複数画素のデー
   タを１画素のデータに変換するパラレル／シリアル変換
   器と、このパラレル／シリアル変換器から出力されるｍ
   ビットのデータからそれぞれ任意の１ビットを選択する
   ｍ個のマルチプレクサと、各マルチプレクサが選択すべ
   きビット位置の情報を保持し各マルチプレクサにビット
   選択の指令を与える制御レジスタと、ｍビットのマスク
   データを保持するマスクレジスタと、ｍビットのマスク
   データとｍ個のマルチプレクサから与えられるｍビット
   のデータとのビット毎の論理積をとるゲートと、このゲ
   ートから出力されるｍビットのデータをアドレスデータ
   としてカラーデジタル映像信号を出力するルックアップ
   テーブルと、このルックアップテーブルの出力をカラー
   アナログ映像信号に変換するデジタル／アナログ変換器
   とを具備する画像表示回路。