JPH04127385A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像処理装置に関し、更に詳述すれば、自動的
に陰面処理を行うことが可能な画像処理装置に関し、ま
た更にマルチプロセッサ構成の画像処理装置に関する。

〔従来の技術〕

第９図は陰面処理を自動的に実行する機能を有する従来
の画像処理装置の構成を示すブロック図である。

第９図において、参照符号１はブロモ、すであり、処理
対象の画像から得られた画像情報の内の各画素の色また
は輝度を表す画素情報９４及びそれぞれの画素の視点か
らの距離を表す奥行き情＠９５を同時に陰面処理部２へ
出力する。

陰面処理部２は、画像メモリ２５１．　　Ｚバッファ２
５２、　　比較手段２５３にて構成されている。ｉｉ！
ｉ像メモリ２５１には画素情報９４が、２バツフア２５
２にはその物体の奥行き情報９５がそれぞれ与えられる
。

陰面処理部２に与えられた奥行き情報９５はまず比較手
段２５３に与えられ、既に２バンフア２５２に格納され
ている表示中の物体の対応する画素の奥行き情報９５と
比較手段２５３により比較される。この比較手段２５３
による比較の結果、新たに入力された奥行き情報９５の
方が既にＺバッファ２５２に格納されている奥行き情報
９５より小さい場合、換言すれば新たにプロセッサ１が
得た画像情報にて表される物体の方がそれまで入力され
ていた画像情報にて表される物体よりも視点に近い場合
には、比較手段２５３から画像メモリ２５１及び２バツ
フア２５２へ制御信号１０が与えられる。制御信号１０
が与えられると、画像メモリ２５１は新たに入力されて
いる画素情報９４を書込み、またＺバッファ２５２は同
じく奥行き情報９５を書込むことにより、表示装置３に
表示される画像を書換える。

一方、新たに得られた画像情報にて表される物体の方が
既に表示装置３に表示されている物体よりも遠方にある
場合には、物体は視点からは見えないのでＺバッファ２
５２の書換えは行われない。

このような処理により、画像メモリ２５１には視点に最
も近い物体から得られた画素情報９４が格納され、これ
が表示装置３に出力されて表示されるので、視点から見
た画像が表示されることになり、陰面処理が自動的に行
われる。

〔発明が解決しようとする課題〕

上述のような従来の画像処理装置では、同一画素の画素
情報と奥行き情報とを同時に陰面処理手段へ出力してい
る。従って、プロセッサ内部には画素情報のデータ幅と
奥行き情報のデータ幅とを足したデータ幅のメモリが必
要になる。またプロセッサから陰面処理手段へのデータ
送信のための信号線のデータ幅についても同様である。

更にプロセッサが複数備えられており、画素情報と奥行
き情報とをそれぞれ異なるプロセッサで並列に生成する
ような構成を採ることにより高速処理が可能になるが、
同一画素の画素情報と奥行き情報とを同時に陰面処理手
段へ送るには両データが同一の画素に関するデータであ
ることの対応付けを行っておく必要がある。そのような
対応付けは、たとえば異なるプロセッサにおいてそれぞ
れ生成された画素情報と奥行き情報とを一つのプロセッ
サヘー旦送ってそのプロセッサ内で対応付けを行うか、
あるいは複数のプロセッサのいずれからもデータの書込
みが可能な共有メモリを備え、この共有メモリに書込む
際のアドレスで対応付けを行うか、等の処理が必要にな
る。しかし、いずれの場合においても、データ処理に要
する時間の増加及びハードウェア量の増加を招来する。

本発明はこのような事情に鑑みてなされたものであり、
プロセッサから陰面処理手段へ与えられる画素情報と奥
行き情報とを個別に与え、陰面処理手段内で情報の種類
を識別して処理することにより少ないハードウェア量で
高速処理可能な画像処理装置の提供を目的とする。また
更に、所謂マルチプレクサ構成を採ることにより、より
高速処理可能なデータ処理装置の提供を目的とする。

〔課題を解決するための手段〕

本発明のデータ処理装置は、第１の発明では、処理対象
のモデルを任意の視点から見た画像の各画素の輝度また
は色を表す画素情報及び視点からの距離を表す奥行き情
報を生成するプロセッサと、該プロセッサが生成した画
素情報を記憶する画素情報記憶手段と、該画素情報記憶
手段に記憶される画素情報に対応する奥行き情報を格納
する奥行き情報記憶手段と、ｉ奥行き情報記憶手段の記
憶内容と新たに入力された画素情報の奥行き情報とを比
較する比較手段とを有する陰面処理手段と、前記画素情
報記憶手段に記憶された画素情報を表示する表示手段と
を備えた画像処理装置において、前記陰面処理手段は、
前記プロセッサから出力される画素情報と奥行き情報と
を識別して画素情報を前記画素情報記憶手段へ、奥行き
情報を前記奥行き情報記憶手段へそれぞれ出力する分岐
手段を有し、前記比較手段は、自身の比較結果を記憶す
る比較結果記憶手段を有し、前記分岐手段から奥行き情
報が与えられた場合に、奥行き情報をその画素に対応し
て前記奥行き情報記憶手段に格納されている奥行き情報
と比較した結果を前記比較結果記憶手段に格納すると共
に、新たに入力された奥行き情報が視点に近い場合は前
記奥行き情報記憶手段の対応する内容を新たに入力され
た奥行き情報に更新し、前記分岐手段から画素情報が与
えられた場合に、前記比較結果記憶手段に格納されてい
る比較結果が新たに入力された奥行き情報が視点に近い
場合にのみ新たに入力された画素情報を前記画素情報記
憶手段の対応する内容を更新すべくなしてあることを特
徴とする。

また第２の発明では、第１の発明に加えて、前記表示手
段の全表示空間を分割した各部分表示空間それぞれにそ
れぞれに対応付けられた複数の前記陰面処理手段と、こ
れらの各陰面処理手段に並列に画素情報及び奥行き情報
をそれぞれ出力する複数の前記プロセッサと、前記複数
の陰面処理手段それぞれの前記画素情報記憶手段の内容
を前記表示手段へ選択的に出力する表示情報選択手段と
を備えたことを特徴とする。

〔作用〕

本発明の画像処理装置では、その第１の発明では、処理
対象の画像から得られた各画素の色または輝度を表す画
素情報と、各画素の視点からその物体までの距離を表す
奥行き情報とが個別にプロセッサから陰面処理手段に入
力され、陰面処理手段が入力された情報が画素情報であ
るが奥行き情報情報であるかが識別され、奥行き情報で
あれば既に奥行き情報記憶手段に格納されている対応す
る画素の奥行き情報と比較され、新たに入力された奥行
き情報の方が視点から近いことを示していれば奥行き情
報記憶手段の内容が書換えられ、次にこの奥行き情報と
同一の画素の画素情報が入力された場合に画素情報記憶
手段の対応する領域の記憶内容が書換えられる。

また第２の発明によれば、同一画素の奥行き情報と画素
情報とがそれぞれ異なるプロセッサで並列に生成され、
各プロセッサから複数の陰面処理手段へ送られて陰面処
理が並列実行され、高速な画像処理が行われる。

〔実施例〕

以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明の画像処理装置の第１の発明の基本構成
を示すブロック図である。

第１図において、参照符号ｌはプロセッサである。プロ
セッサ１は処理対象である物体を撮像した画像情報を処
理して各画素の輝度または色情報を表す画素情報とその
物体の視点く具体的には画像を撮像した撮像装置）から
の距離を表す奥行き情報とを生成して陰面処理手段２へ
出力する。

なお、プロセッサ１から陰面処理手段２へ送られる画素
情報と奥行き情報とは、同一の一つの画素の奥行き情報
が先に出力され、その後にその画素の画素情報が出力さ
れる。また、同一の一つの画素の奥行き情報と画素情報
とが出力される間には他のデータの出力は行われない。

陰面処理部２は、分岐手段２５５．　１ｉｊｉ像メモリ
２５１Ｚバツフア２５２．　　比較手段２５３及び比較
結果記憶手段２５４等にて構成されている。

分岐手段２５５はプロセッサｌから出力された画像情報
、即ち画素情報９４と奥行き情報９５とを入力し、画素
情報９４を画像メモリ２５１へ、奥行き情報９５をＺバ
ッファ２５２及び比較手段２５３へ出力する。

画像メモリ２５１　は画素情報９４を格納しており、そ
れを表示装置３へ出力して表示させることにより、処理
対象のｉ！儂を表示する。また分岐手段２５５から新た
な画素情報９４が与えられているおり、比較結果記憶手
段２５４から所定の信号ｌＯが与えられた場合に、画像
メモリ２５１はその新たな画棄情＠９４を既に格納して
いる画素情報９４の内の対応するものと置換する。

Ｚバッファ２５２は奥行き情報９５を格納しており、ま
た分岐手段２５５から新たな奥行き情報９５が与えられ
た場合に比較手段２５３に既に格納されている対応する
奥行き情報９５を比較手段２５３へ出力する。

また、比較手段２５３による比較結果が新たに入力され
た奥行き情報９５の方が既に記憶されている奥行き情報
９５よりも視点に近いことを示している場合にその新た
な奥行き情報９５を既に格納している奥行き情報９５の
内の対応するものと置換する。

比較手段２５３は、分岐手′ｆｌｔ２５５から新たに人
力された奥行き情報９５と２バツフア２５２に格納され
ている対応する奥行き情報９５とを比較する。新たに入
力された奥行き情報９５の方が視点に近いことを示して
いれば、その旨を比較結果記憶手段２５４に記憶させる
と共に、Ｚバッファ２５２の対応する部分を新たな奥行
き情報９５に置換する。

比較結果記憶手段２５４は比較手段２５３による比較結
果が新たに入力された奥行き情報９５の方が既に記憶さ
れている奥行き情報９５よりも視点に近いことを示して
いる場合に、その奥行き情報９５の画素に対応する領域
にその旨を記憶し、その画素に対応する画素情報９４が
分岐手段２５５から画像メモリ２５１へ与えられた場合
に制御信号１０を画像メモ＋７２５１へ出力することに
より、その画素情報９４をｉ！１ｒ１１メモリ２５１ニ
格納サセル。

プロセッサｌから分岐手段２５５へ与えられたデータが
奥行き情報９５であった場合には以下のような処理が行
われる。

まず、比較手段２５３はプロセッサ１から送られて来た
奥行き情報９５をＺバッファ２５２に格納されている対
応する奥行き情報９５と比較する。そして、新たにプロ
セッサ１から送られた奥行き情報９５の方が視点に近い
場合にはその奥行き情報９５をＺバッファ２５２の対応
する位置に書込む、他の場合はＺバッファ２５２への奥
行き情報９５の書込みは行われない、またこの比較手段
２５３による比較結果は比較結果記憶手段２５４に記憶
される。

プロセッサＩから分岐手段２５５へ与えられたデータが
画素情報９４であった場合には以下のような処理が行な
われる。

まず画素情報９４が分岐手段２５５から出力されると、
比較結果記憶手段２５４の対応する画素の記憶内容、即
ちこの画素情報９４に先行してプロセッサｌから出力さ
れた奥行き情報９５の比較結果が参照される。この結果
が新たに与えられた奥行き情報９５の方が視点に近いこ
とを表している場合には、比較結果記憶手段２５４から
画像メモリ２５１へ制御信号ｌＯが出力されることによ
り画像メモリ２５１の対応する位置のデータが分岐手段
２５５から出力されている新たな画素情報９４に書換え
られる。他の場合は画像メモリ２５１の書換えは行われ
ない。

このように、本発明装置ではプロセッサ１から陰面処理
部２へ異なるタイミングで与えられる画素情報９４と奥
行き情報９５とに基づいて陰面処理を行うことが可能に
なる。

第２図は本発明の画像処理装置の第２の発明の基本構成
を示すブロック図である。

第２図においては、プロセラ−５１が複数備えられてお
り、また陰面処理部２も複数備えられている、更に、表
示装置３はその全表示空間が複数に分割されており、そ
れぞれの分割された部分表示空間に各陰面処理部２が対
応付けられている。

そして、複数のプロセッサｌが各陰面処理部２に並列に
画像情報９（画素情報９４と奥行き情報９５とを含む）
を出力して与えることにより、陰面処理の高速化を可能
にしている。

次に本発明の画像処理装置について、第１の発明及び第
２の発明を同時に実現した場合の実施例を示す図面を参
照してより詳述する。

第３図は本発明の画像処理装置の実施例の一構成例を示
すブロック図である。

第３図において、参照符号１１はプロセッサ群であり、
それぞれが第１図のプロセッサ１に相当し、本実施例で
は４群が備えられている。それぞれのプロセッサ群１１
相互間ではデータの送受が可能に接続されており、更に
各プロセッサ群１１には第１図のネットワーク２に相当
するネットワークインタフェイス（ＮＩＦ）２２がそれ
ぞれ接続されている。

第４図は各プロセッサ群１１の内部構成を示すブロック
図である。

各プロセッサ群１１は、それぞれ４（固のプロセッサ１
１１にて構成されており、第４図に示すように相互間及
びネットワークインタフェイス２２との間が接続されて
いる。

各プロセッサ群１１から出力される画像情報９はネット
ワークインタフェイス２２からそれぞれ選択出力手段２
３を介して対応する陰面処理部２へ出力されている。

表示語Ｗ３に表示される画像は、複数の陰面処理部２に
より分割処理される。各陰面処理部２は本実施例では第
５図に示す如く構成されている。

陰面処理部２は基本的には前述の第１図に示す陰面処理
部２と同様の構成であるが、本実施例では更にアドレス
レジスタ２６１　と画像情報レジスタ２６２と奥行き情
報レジスタ２６３とが備えられている。これらについて
は後述する。

各陰面処理部２へ入力された画像情報９はそのアドレス
に関する情報がアドレスレジスタ２６１に一旦保持され
た後、画像メモリ２５１．　　Ｚバッファ２５２及び比
較結果記憶手段２５４に、また画素情報９４と奥行き情
報９５とは分岐手段２５５にそれぞれ与えられる。

各画素の輝度または色を表す画素情報９４は分岐手段２
５５から画像情報レジスタ２６２に一旦保持された後、
画像メモリ２５１に、また各画素より表示される物体の
視点からの距離を表す奥行き情報９５は分岐手段２５５
から奥行き情報レジスタ２６３に一旦保持された後、Ｚ
バッファ２５２にそれぞれ与えられる。また、比較結果
記憶手段２５４は比較手段２５３による比較結果を１ビ
ツトの信号で格納する。

これらの画像メモリ２５１．　　Ｚバッファ２５２．　
　比較結果記憶手段２５４は共に同一のアドレス空間を
有していて、このアドレスによりそれぞれの画素を特定
する。

各陰面処理部２の画像メモリ２５１には１２８０　Ｘ　
２５６画素の情報を格納することが可能な容量が設定さ
れている。

各陰面処理部２の画像メモリ２５１の記憶内容は、表示
情報レジスタ２５７から表示情報７として表示情報選択
手段５０へ出力される。この表示情報選択手段５０は、
表示装置３の走査に応じて表示データ７を選択する。即
ち、垂直表示期間の２周期で表示データ７を異なる陰面
処理部２の表示情報レジスタ２５７の内容に切換える０
表示情報選択手段５゜により選択された表示データ７は
表示情報変換手段５１によりビデオデータに変換されて
表示装置３に出力される。このようにして１２８０　Ｘ
　１０２４画素の画像が表示装置３に表示される。

第６図は表示情報変換手段５１の構成例を示すブロック
図である。

表示情報変換手段５１は、Ｒ（赤）、Ｇ（緑）、Ｂ（青
）それぞれにルックアップテーブル（ＬＩＩＴ）５１１
．５１２゜５１３及びＤ／Ａコンバータ５２１．５２２
．５２３を備えている。これにより、１６７７万色中が
ら４ｏ９６色を選択して表示することが可能である。

なお、選択出力手段２３は各プロセッサ群１１がネット
ワークインタフェイス２２を介して出力する情報が後述
するようにホスト計算機４向けであるが各陰面処理部２
向けであるかを判定し、選択出ヵする、また選択手段２
４は各ネットワークインクフェイス２２の内のいずれを
ホスト計算機４と接続するかを選択する。

上述のような第１の発明の画像処理装置の動作について
以下に説明する。

まず画像処理の開始に先立って、ホスト計算機４は各ネ
ットワークインタフェイス２２を介して各プロセッサ群
１１に画像処理のためのプログラムをロードする。続い
て、ホスト計算機４からプログラムの起動をかけること
により、本発明装置による画像処理が開始される。

各プロセッサ群１１により処理された画像情報９は第７
図及び第８図に示す如き形式のデータパケットとして各
ネットワークインタフェイス２２を介して出力される。

この際に出力されるデータパケットには各陰面処理部２
に送られてｌｌｉ素の画像情報を書込むための描画パケ
−／　）と、ホスト計算機４へ送られるシンクパケット
とがあり、それぞれのネットワークインタフェイス２２
に＠統されている選択出力手段２３により陰面処理部２
またはホスト計算機４へ選択出力される。

更に、描画パケットには画素情報９４を保持した画素情
報パケットと、奥行き情報９５を保持した奥行き情報パ
ケットとがあり、それぞれのフィールド構成を第７図及
び第８図に示す。

両バケントは、第１ワードに第１制御情報が、第２ワー
ドに第２制御情報が、第３ワードにＸアドレスの上位及
びＹアドレスが、第４ワードにＸアドレスの下位とパケ
ット識別フラグ（第１２ビツト）及びデータ（輝度また
は色を表す画素情報９４）がそれぞれ格納される。

両パケットが異なるのは、第４ワードの第Ｏビフト〜第
１１ビットまでの１２ビツトの領域にそれぞれのための
データが格納される点と、パケット識別フラグが画素情
報パケットでは“０”に、奥行き情報パケットでは１１
”にそれぞれセットされている点である。

一方、シンクパケットはいずれのネットワークインクフ
ェイス２２から出力されてもより、選択出力手段２３が
それぞれのパケットの制御情報に従ってホスト計算機４
または陰面処理部２へ出力する。

ネットワークインタフェイス２２へ出力されたデータパ
ケットは選択出力手段２３により陰面処理部２側へ出力
され、データパケットに保持されているアドレス９３が
アドレスレジスタ２６１に格納される。

また、分岐手段２５５は入力されたパケットをその第４
ワードの第１２ビツトの識別フラグにより識別する。識
別フラグが“０”であればそのパケットは画素情報パケ
ットであり、“１“であれば奥行き情報パケットである
０分岐手段２５５はパケットを識別し、ｉ！素情報パケ
ットであればそれが保持する画素情報９４を画像情報レ
ジスタ２６２に、奥行き情報パケットであればそれが保
持する奥行き情報９５を奥行き情報レジスタ２６３にそ
れぞれ格納する。

ところで、本発明装置ではある画素の画像情報９につい
てはその奥行き情報パケットが先に陰面処理部２へ入力
された後にＷ！ｉ素情報パケ７）が入力され、両者の間
には他の情報は入力されないようになっている。

まず、奥行き情報パケットが陰面処理部２に入力される
と、その奥行き情報９５が一旦奥行き情報レジスタ２６
３に保持される。そしてこの奥行き情報レジスタ２６３
に保持されている奥行き情報９５とＺバッファ２５２に
既に格納されている同一アドレスの奥行き情報９５とが
比較手段２５３により比較される。比較の結果、新たに
入力された奥行き情報９５の方が視点に近いことを示し
ている場合には、Ｚバッファ２５２のアドレスレジスタ
２６１が示すアドレスの領域に画像情報レジスタ２６２
に保持されている情報を書込む、同時に、比較結果記憶
手段２５４のアドレスレジスタ２６１が示すアドレスの
領域には“ｌ”が書込まれる。

他の場合には、Ｚバッファ２５２及び比較結果記憶手段
２５４への書込みは行われない。

なお、比較結果記憶手段２５４の初期値は全てのアドレ
スで“０″に設定されている。従って、情報の書込みが
行われない場合には比較結果記憶手段２５４の対応する
領域には０”が記憶されている。

次に、画素情報パケットが陰面処理部２へ与えられた場
合は、そのアドレスがアドレスレジスタ２６１にまず格
納される。そして、このアドレスレジスタ２６１に格納
されたアドレスに従って比較結果記憶手段２５４の内容
が参照され、“１”であればその画素情報９４は視点か
ら見える物体の情報であるので、表示情報レジスタ２５
７のアドレスレジスタ２６１が示すアドレスの領域に書
込まれる。この処理は比較結果記憶手段２５４から制御
信号１０が画像メモリ２５１に与えられることにより実
行される。

一方、比較結果記憶手段２５４の内容の“０”であれば
その画素情報９４は視点から見えない物体の情報である
ので、画像メモリ２５１への画素情報９４の書込みは行
わなれない。いずれの場合にもこの後に、比較結果記憶
手段２５４の対応するアドレスの領域には“０”を書込
んでおくことにより、爾後の陰面処理が同様に反復して
行える。

以上のようにして、本発明装置に画素情報及び奥行き情
報を個別に陰面処理部２に与えることによって陰面処理
を行うことが可能になる。また各陰面処理部２は並列に
陰面処理を実行し得るので、高処理が可能になる。

〔発明の効果〕

以上に詳述した如く本発明の画像処理装置では、その第
１の発明によれば、処理対象の画像から得られた各画素
の色または輝度を表す画素情報と、各画素の視点からそ
の物体までの距離を表す奥行き情報とを個別にプロセッ
サから陰面処理手段へ出力して陰面処理を行っているの
で、プロセ、す内部で画情報を一つにまとめる必要が無
くなり、プロセッサ内部のメモリのデータ幅及びプロセ
ッサと陰面処理部との間の信号線のデータ幅を現象して
ハードウェアの負担を軽減することが可能になる。

また第２の発明によれば、同一画素の奥行き情報と画素
情報とをそれぞれ異なるプロセッサで並列に生成し、各
プロセッサから複数の陰面処理手段へ送って陰面処理を
並列実行することが出来るので、高速な画像処理が可能
になる。

【図面の簡単な説明】

第１図は本発明の画像処理装置の第１の発明の基本構成
を示すブロック図、第２図は本発明の画像処理装置の第
２の発明の基本構成を示すブロック図、！＠３図は本発
明の画像処理装置の第１の発明の実施例の一構成例を示
すブロック図、第４図は各プロセッサ群１１の内部構成
を示すブロック図、第５図はその陰面処理部の構成を示
すブロック図、第６図は同しくその表示情報変換手段の
構成を示すブロック図、第７図は画素情報パケットのフ
ィールドを示す模式図、第８図は奥行き情報バケットの
フィールドを示す模式図、第９図は陰面処理を自動的に
実行する従来の画像処理装置の基本構成を示すブロック
図である。 １・・・プロセッサ　　２・・・陰面処理部　　３・・
・表示装置　　９・・・画像情報　　１１・・・プロセ
ッサ群９３・・・アドレス　　９４・・・画素情報　　
９５・・−奥行き情報２５１・・・画像メモリ　　２５
２・・・Ｚバッファ　　２５３・・・比較手段　２５４
・・・比較結果記憶手段　２５５・・・分岐手段 特　許　出願人　　三洋電機株式会社 代理人　弁理士　　河　野　　登　夫 第 図 第 図 第 図 第 図 第 図

Claims (2)

【特許請求の範囲】
1. （１）処理対象のモデルを任意の視点から見た画像の各
   画素の輝度または色を表す画素情報及び視点からの距離
   を表す奥行き情報を生成するプロセッサと、 該プロセッサが生成した画素情報を記憶する画素情報記
   憶手段と、 該画素情報記憶手段に記憶される画素情報に対応する奥
   行き情報を格納する奥行き情報記憶手段と、 該奥行き情報記憶手段の記憶内容と新たに入力された画
   素情報の奥行き情報とを比較する比較手段と を有する陰面処理手段と、 前記画素情報記憶手段に記憶された画素情報を表示する
   表示手段と を備えた画像処理装置において、 前記陰面処理手段は、前記プロセッサから出力される画
   素情報と奥行き情報とを識別して画素情報を前記画素情
   報記憶手段へ、奥行き情報を前記奥行き情報記憶手段へ
   それぞれ出力する分岐手段を有し、 前記比較手段は、 自身の比較結果を記憶する比較結果記憶手段を有し、 前記分岐手段から奥行き情報が与えられた場合に、奥行
   き情報をその画素に対応して前記奥行き情報記憶手段に
   格納されている奥行き情報と比較した結果を前記比較結
   果記憶手段に格納すると共に、新たに入力された奥行き
   情報が視点に近い場合は前記奥行き情報記憶手段の対応
   する内容を新たに入力された奥行き情報に更新し、 前記分岐手段から画素情報が与えられた場合に、前記比
   較結果記憶手段に格納されている比較結果が新たに入力
   された奥行き情報が視点に近い場合にのみ新たに入力さ
   れた画素情報を前記画素情報記憶手段の対応する内容を
   更新すべくなしてあることを特徴とする画像処理装置。
2. （２）前記表示手段の全表示空間を分割した各部分表示
   空間それぞれにそれぞれに対応付けられた複数の前記陰
   面処理手段と、 これらの各陰面処理手段に並列に画素情報及び奥行き情
   報をそれぞれ出力する複数の前記プロセッサと、 前記複数の陰面処理手段それぞれの前記画素情報記憶手
   段の内容を前記表示手段へ選択的に出力する表示情報選
   択手段と を備えたことを特徴とする請求項１に記載の画像処理装
   置。