JP2703242B2 - 描画データ処理装置 - Google Patents
描画データ処理装置Info
- Publication number
- JP2703242B2 JP2703242B2 JP62334758A JP33475887A JP2703242B2 JP 2703242 B2 JP2703242 B2 JP 2703242B2 JP 62334758 A JP62334758 A JP 62334758A JP 33475887 A JP33475887 A JP 33475887A JP 2703242 B2 JP2703242 B2 JP 2703242B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- image data
- image
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、多色表示又は多階調表示が可能なディスプ
レイ装置に於いて、画面上の重合せ表示の際の優先度描
画制御機能に特徴をもつ描画データ処理装置に関する。 （従来の技術） CRTカラーディスプレイに於いて、表示画面上に、例
えば第５図又は第６図に示すような複数種のカラー画像
を重合せ表示する際、各表示色の優先度描画制御手段が
必要となる。そこで従来では取扱う各色毎に固有のプレ
ーンメモリを割付け、このプレーンメモリに優先順位を
付して各色の優先度描画制御を行なっていた。 しかしながら、このようなプレーンメモリの優先度管
理による描画制御手段は、各色毎に１画面分のプレーン
メモリを割付けなければならないため、表示用メモリ全
体のメモリ容量が非常に大きなものとなり、実用性の面
で問題があった。 （発明が解決しようとする問題点） 上述したように、従来のプレーンメモリの優先度管理
による描画制御手段は、各色毎に１画面分のプレーンメ
モリを割付けなければならず、従って表示用メモリ全体
のメモリ容量が非常に大きなものとなり、メモリ管理、
物理メモリ構造等、種々の面で問題があった。 本発明は上記実情に鑑みなされたもので、大容量の表
示用メモリを必要とせず、簡単なハードウェア構成にて
高速にカラー画像又は多階調画像の優先度描画制御機能
を実現できる描画データ処理装置を提供することを目的
とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、ｎビット／ピクセルの画像データを記憶す
る画像メモリに記憶された画像データをｎビット／ピク
セルの他の画像データに変換するための再設定可能な変
換テーブルと、このテーブルで変換された出力データと
上記メモリに新たに描画する画像データの大小を比較す
るコンパレータと、このコンパレータの出力により上記
新たに描画する画像データの上記メモリへの書込み／書
込み禁止を制御するメモリコントローラとを有してなる
構成としたものである。 （作用） 画像メモリに新たに画像を描画する際、その画像メモ
リ上の描画対象アドレスに既に格納されている画像デー
タを読出して同データを変換テーブルにより色優先順位
変換し、同画像データと新たな描画の対象となる画像デ
ータとを比較して、この比較の結果により、新たに描画
する画像データを上記メモリへ書込むか否かを決定す
る。例えば画像メモリに既に格納されているシアンの矩
形上に、新たに赤の矩形を描画するとき、変換テーブル
に赤［赤＞シアン］の変換データが設定されていると、
既に格納されているシアンの矩形上に赤の矩形が描画さ
れる。又、この際、変換テーブルに［シアン＞赤］の変
換データが設定されていると、既に格納されているシア
ン上への赤の描画は禁止される。 このような優先度描画制御手段により、大容量の表示
用メモリを必要とせず、簡単なハードウェア構成にて高
速にカラー画像の優先度描画制御が行なえる。 （実施例） 以下図面を参照して本発明の一実施例を説明する。 第１図は本発明の一実施例を示すブロック図である。 第１図に於いて、１表示装置の制御の中枢をなすCPU
であり、２は表示制御信号を発生するCRTC（表示コント
ローラ）である。３はCRTC2より出力されるメモリアド
レス値とCPU1より出力されるメモリアドレス値の何れか
一方を選択して出力する第１のセレクタである。４は表
示データを記憶する画像メモリ（リフレッシュメモリ）
であり、ここでは８ビット／ピクセル構成とする。５は
CPU1が画像メモリ４に対して書込む、表示すべきデータ
を一時保持する出力レジスタ（Ro）であり、６は出力レ
ジスタ５の出力を画像メモリ４に入力するための入力レ
ジスタ（RI）である。７は画像メモリ４から読み出した
データをCPU1又はコンパレータ９に出力する出力レジス
タである。８は上記出力レジスタ７を経て入力されたデ
ータをCPU1に入力するための入力レジスタである。９は
出力レジスタ５に貯えられたデータの大小を比較し、出
力データ５のデータ値が大きい場合に特定信号を信号線
107に出力するコンパレータ（COM）である。10は上記信
号線107の状態により出力レジスタ５に貯えられたデー
タを画像メモリ４に書込むか書込まないかを制御するメ
モリコントローラ（Ｍ−CTL）である。尚、このメモリ
コントローラ10はCPU1が画像メモリ４をリードする場合
の制御、及びカラー表示器11に表示するためにCRTC2が
画像メモリ４をリードする場合の制御等も行なうが、こ
こではその説明を省略する。11はCRTディスプレイ等で
なるカラー表示器（CRT）である。12はCPU1の出力する
アドレス値と画像メモリ４から読み出したデータの何れ
か一方をセレクトして変換テーブル13に出力する第２の
セレクタである。13は８ビットの入力データ（画像デー
タ）を予め設定された値に従う８ビットのデータに変換
して出力する変換テーブル（CT）である。14はCPU1より
送出されたされた変換テーブル13の設定値を貯える出力
レジスタである。又、図中、101はアドレスバス、102は
データバス、103乃至107は上記構成要素間を繋ぐ信号線
である。 第２図は上記第１図に示す画像メモリ４の構成を説明
するための図であり、ここでは１ピクセルが８ビット
（b7〜b0）で構成されている。従ってCPU1の画像メモリ
アクセスはこの８ビット単位で行なわれる。 第３図は上記第２図に示す１ピクセル８ビット（b7〜
b0）の値と、カラー表示器11で表示される色との関係を
示したもので、ここでは値が大きい程、表示優先度が高
くなる。又、８ビット／ピクセルであることから、256
色の表示が可能であるが、ここでは６色についてだけ示
している。 第４図は上記変換テーブル13の構成例を示したもの
で、ここでは256×８ビットで構成される。 第５図、及び第６図はそれぞれ上記実施例に於けるカ
ラー画像の重ね合せ描画例を示す図である。 ここで上記第１図乃至第６図を参照して本発明の一実
施例に於ける優先度描画制御動作を説明する。 第５図はシアンの矩形の上に赤の矩形を描画する場合
を例示している。 先ずこの描画制御は、CPU1により、変換テーブル13の
“11111000"番地（２進表示）に、描画データ色“00000
111"より小さい値である“00000110"を設定しておく
（変換テーブル13の00000000番地には“00000000"を設
定しておく。以下第６図の例でもこの値にしておく）。
尚、CPU1からの設定値は出力レジスタ14を介して変換テ
ーブル13に入力され、又、変換テーブル13のアドレスは
CPU1からセレクタ12を介して供給される。 次にCPU1は赤の矩形データを順次画像メモリ４に出力
してゆく。この際、メモリアドレスはセレクタ３を介し
て画像メモリ４に供給され、又、データは出力レジスタ
5,入力レジスタ６を介してメモリに供給される。更にこ
の際は、メモリコントローラ10により画像メモリ４がリ
ードアクセスされて、新たな描画データの書込み番地に
格納されている既描画データが読出され、同データが出
力レジスタ7,セレクタ12を介して変換テーブル13に入力
されている。ここで、既描画データのシアンの部分では
第５図（ｂ）に示す“11111000"が入力されており、変
換テーブル13は第５図（ｃ）に示す“00000110"を出力
する。この値はコンパレータ９の一方入力端に入力され
る。一方、CPU1の描画データは第５図（ａ）に示すよう
に“00000111"であり、コンパレータ９の他方入力端に
入力されている。ここでは［（ａ）＞（ｃ）］となり、
既描画データ（シアン）の値よりも新たに書込む描画デ
ータ（赤）の値が大きいことから、コンパレータ９は信
号線107を介してメモリコントローラ10に書替え可の信
号を出力する。 この結果、第５図に示すようにシアンの矩形上に赤の
矩形が描画される。 第６図は白とシアンの矩形が既に描画されていると
き、赤の矩形を優先度［白＞赤＞シアン］に従って描画
する場合を示したものである。 この際は、CPU1が変換テーブル13の11111000番地に
“00000110"を、又、11111111番地に“11111111"を設定
しておく。 次にCPU1は赤の矩形データを順次画像メモリ４に出力
してゆく。上記第５図での説明と同様に、メモリコント
ローラ10により、対応するメモリ番地の内容が出力レジ
スタ7,セレクタ12を介して変換テーブル13に入力されて
いる。白の部分は第６図（ｄ），（ｅ）に示すように、
“11111111"に変換され、シアンの部分は第６図
（ｂ），（ｃ）に示すように“00000110"に変換され
る。従ってコンパレータ９は、新たに描画する赤に対し
て、白ではメモリ書替え不可を、シアンではメモリ書替
え可を出力する。この結果、第６図に示すように白とシ
アンの間に赤が描画されることになる。 以上のように変換テーブル13の値を変えるだけで、任
意の色の優先度描画が実現できる。 上述した実施例により、カラーパレットを必要としな
いで、任意のカラーデータの優先度描画を高速に実現す
ることができる。又、画像メモリ４の内容が直接に色に
対応できるので、外部の装置にデータを送るときに、そ
のまま送ることができ、効率がよい。又、パレットによ
る従来の優先度描画と上位互換性がとれるハードウェア
構造なので、従来の制御プログラム資産が有効に利用で
きる。 尚、上記した実施例ではカラー表示装置を例に示した
が、カラー表示装置だけでなく、カラープリンタ等、カ
ラーデータを扱う機器、更には多階調表示機構等にも応
用できる。 ［発明の効果］ 以上詳記したように本発明の描画データ処理装置によ
れば、ｎビット／ピクセルの画像データを記憶する画像
メモリに記憶された画像データをｎビット／ピクセルの
他の画像データに変換するための再設定可能な変換テー
ブルと、このテーブルで変換された出力データと上記メ
モリに新たに描画する画像データの大小を比較するコン
パレータと、このコンパレータの出力により上記新たに
描画する画像データの上記メモリへの書込み／書込み禁
止を制御するメモリコントローラとを有してなる構成と
したことにより、大容量の表示用メモリを必要とせず、
簡単なハードウェア構成にて高速にカラー画像の優先度
描画制御が行なえる。
レイ装置に於いて、画面上の重合せ表示の際の優先度描
画制御機能に特徴をもつ描画データ処理装置に関する。 （従来の技術） CRTカラーディスプレイに於いて、表示画面上に、例
えば第５図又は第６図に示すような複数種のカラー画像
を重合せ表示する際、各表示色の優先度描画制御手段が
必要となる。そこで従来では取扱う各色毎に固有のプレ
ーンメモリを割付け、このプレーンメモリに優先順位を
付して各色の優先度描画制御を行なっていた。 しかしながら、このようなプレーンメモリの優先度管
理による描画制御手段は、各色毎に１画面分のプレーン
メモリを割付けなければならないため、表示用メモリ全
体のメモリ容量が非常に大きなものとなり、実用性の面
で問題があった。 （発明が解決しようとする問題点） 上述したように、従来のプレーンメモリの優先度管理
による描画制御手段は、各色毎に１画面分のプレーンメ
モリを割付けなければならず、従って表示用メモリ全体
のメモリ容量が非常に大きなものとなり、メモリ管理、
物理メモリ構造等、種々の面で問題があった。 本発明は上記実情に鑑みなされたもので、大容量の表
示用メモリを必要とせず、簡単なハードウェア構成にて
高速にカラー画像又は多階調画像の優先度描画制御機能
を実現できる描画データ処理装置を提供することを目的
とする。 ［発明の構成］ （問題点を解決するための手段） 本発明は、ｎビット／ピクセルの画像データを記憶す
る画像メモリに記憶された画像データをｎビット／ピク
セルの他の画像データに変換するための再設定可能な変
換テーブルと、このテーブルで変換された出力データと
上記メモリに新たに描画する画像データの大小を比較す
るコンパレータと、このコンパレータの出力により上記
新たに描画する画像データの上記メモリへの書込み／書
込み禁止を制御するメモリコントローラとを有してなる
構成としたものである。 （作用） 画像メモリに新たに画像を描画する際、その画像メモ
リ上の描画対象アドレスに既に格納されている画像デー
タを読出して同データを変換テーブルにより色優先順位
変換し、同画像データと新たな描画の対象となる画像デ
ータとを比較して、この比較の結果により、新たに描画
する画像データを上記メモリへ書込むか否かを決定す
る。例えば画像メモリに既に格納されているシアンの矩
形上に、新たに赤の矩形を描画するとき、変換テーブル
に赤［赤＞シアン］の変換データが設定されていると、
既に格納されているシアンの矩形上に赤の矩形が描画さ
れる。又、この際、変換テーブルに［シアン＞赤］の変
換データが設定されていると、既に格納されているシア
ン上への赤の描画は禁止される。 このような優先度描画制御手段により、大容量の表示
用メモリを必要とせず、簡単なハードウェア構成にて高
速にカラー画像の優先度描画制御が行なえる。 （実施例） 以下図面を参照して本発明の一実施例を説明する。 第１図は本発明の一実施例を示すブロック図である。 第１図に於いて、１表示装置の制御の中枢をなすCPU
であり、２は表示制御信号を発生するCRTC（表示コント
ローラ）である。３はCRTC2より出力されるメモリアド
レス値とCPU1より出力されるメモリアドレス値の何れか
一方を選択して出力する第１のセレクタである。４は表
示データを記憶する画像メモリ（リフレッシュメモリ）
であり、ここでは８ビット／ピクセル構成とする。５は
CPU1が画像メモリ４に対して書込む、表示すべきデータ
を一時保持する出力レジスタ（Ro）であり、６は出力レ
ジスタ５の出力を画像メモリ４に入力するための入力レ
ジスタ（RI）である。７は画像メモリ４から読み出した
データをCPU1又はコンパレータ９に出力する出力レジス
タである。８は上記出力レジスタ７を経て入力されたデ
ータをCPU1に入力するための入力レジスタである。９は
出力レジスタ５に貯えられたデータの大小を比較し、出
力データ５のデータ値が大きい場合に特定信号を信号線
107に出力するコンパレータ（COM）である。10は上記信
号線107の状態により出力レジスタ５に貯えられたデー
タを画像メモリ４に書込むか書込まないかを制御するメ
モリコントローラ（Ｍ−CTL）である。尚、このメモリ
コントローラ10はCPU1が画像メモリ４をリードする場合
の制御、及びカラー表示器11に表示するためにCRTC2が
画像メモリ４をリードする場合の制御等も行なうが、こ
こではその説明を省略する。11はCRTディスプレイ等で
なるカラー表示器（CRT）である。12はCPU1の出力する
アドレス値と画像メモリ４から読み出したデータの何れ
か一方をセレクトして変換テーブル13に出力する第２の
セレクタである。13は８ビットの入力データ（画像デー
タ）を予め設定された値に従う８ビットのデータに変換
して出力する変換テーブル（CT）である。14はCPU1より
送出されたされた変換テーブル13の設定値を貯える出力
レジスタである。又、図中、101はアドレスバス、102は
データバス、103乃至107は上記構成要素間を繋ぐ信号線
である。 第２図は上記第１図に示す画像メモリ４の構成を説明
するための図であり、ここでは１ピクセルが８ビット
（b7〜b0）で構成されている。従ってCPU1の画像メモリ
アクセスはこの８ビット単位で行なわれる。 第３図は上記第２図に示す１ピクセル８ビット（b7〜
b0）の値と、カラー表示器11で表示される色との関係を
示したもので、ここでは値が大きい程、表示優先度が高
くなる。又、８ビット／ピクセルであることから、256
色の表示が可能であるが、ここでは６色についてだけ示
している。 第４図は上記変換テーブル13の構成例を示したもの
で、ここでは256×８ビットで構成される。 第５図、及び第６図はそれぞれ上記実施例に於けるカ
ラー画像の重ね合せ描画例を示す図である。 ここで上記第１図乃至第６図を参照して本発明の一実
施例に於ける優先度描画制御動作を説明する。 第５図はシアンの矩形の上に赤の矩形を描画する場合
を例示している。 先ずこの描画制御は、CPU1により、変換テーブル13の
“11111000"番地（２進表示）に、描画データ色“00000
111"より小さい値である“00000110"を設定しておく
（変換テーブル13の00000000番地には“00000000"を設
定しておく。以下第６図の例でもこの値にしておく）。
尚、CPU1からの設定値は出力レジスタ14を介して変換テ
ーブル13に入力され、又、変換テーブル13のアドレスは
CPU1からセレクタ12を介して供給される。 次にCPU1は赤の矩形データを順次画像メモリ４に出力
してゆく。この際、メモリアドレスはセレクタ３を介し
て画像メモリ４に供給され、又、データは出力レジスタ
5,入力レジスタ６を介してメモリに供給される。更にこ
の際は、メモリコントローラ10により画像メモリ４がリ
ードアクセスされて、新たな描画データの書込み番地に
格納されている既描画データが読出され、同データが出
力レジスタ7,セレクタ12を介して変換テーブル13に入力
されている。ここで、既描画データのシアンの部分では
第５図（ｂ）に示す“11111000"が入力されており、変
換テーブル13は第５図（ｃ）に示す“00000110"を出力
する。この値はコンパレータ９の一方入力端に入力され
る。一方、CPU1の描画データは第５図（ａ）に示すよう
に“00000111"であり、コンパレータ９の他方入力端に
入力されている。ここでは［（ａ）＞（ｃ）］となり、
既描画データ（シアン）の値よりも新たに書込む描画デ
ータ（赤）の値が大きいことから、コンパレータ９は信
号線107を介してメモリコントローラ10に書替え可の信
号を出力する。 この結果、第５図に示すようにシアンの矩形上に赤の
矩形が描画される。 第６図は白とシアンの矩形が既に描画されていると
き、赤の矩形を優先度［白＞赤＞シアン］に従って描画
する場合を示したものである。 この際は、CPU1が変換テーブル13の11111000番地に
“00000110"を、又、11111111番地に“11111111"を設定
しておく。 次にCPU1は赤の矩形データを順次画像メモリ４に出力
してゆく。上記第５図での説明と同様に、メモリコント
ローラ10により、対応するメモリ番地の内容が出力レジ
スタ7,セレクタ12を介して変換テーブル13に入力されて
いる。白の部分は第６図（ｄ），（ｅ）に示すように、
“11111111"に変換され、シアンの部分は第６図
（ｂ），（ｃ）に示すように“00000110"に変換され
る。従ってコンパレータ９は、新たに描画する赤に対し
て、白ではメモリ書替え不可を、シアンではメモリ書替
え可を出力する。この結果、第６図に示すように白とシ
アンの間に赤が描画されることになる。 以上のように変換テーブル13の値を変えるだけで、任
意の色の優先度描画が実現できる。 上述した実施例により、カラーパレットを必要としな
いで、任意のカラーデータの優先度描画を高速に実現す
ることができる。又、画像メモリ４の内容が直接に色に
対応できるので、外部の装置にデータを送るときに、そ
のまま送ることができ、効率がよい。又、パレットによ
る従来の優先度描画と上位互換性がとれるハードウェア
構造なので、従来の制御プログラム資産が有効に利用で
きる。 尚、上記した実施例ではカラー表示装置を例に示した
が、カラー表示装置だけでなく、カラープリンタ等、カ
ラーデータを扱う機器、更には多階調表示機構等にも応
用できる。 ［発明の効果］ 以上詳記したように本発明の描画データ処理装置によ
れば、ｎビット／ピクセルの画像データを記憶する画像
メモリに記憶された画像データをｎビット／ピクセルの
他の画像データに変換するための再設定可能な変換テー
ブルと、このテーブルで変換された出力データと上記メ
モリに新たに描画する画像データの大小を比較するコン
パレータと、このコンパレータの出力により上記新たに
描画する画像データの上記メモリへの書込み／書込み禁
止を制御するメモリコントローラとを有してなる構成と
したことにより、大容量の表示用メモリを必要とせず、
簡単なハードウェア構成にて高速にカラー画像の優先度
描画制御が行なえる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
上記第１図に示す画像メモリの構成を説明するための
図、第３図は上記第２図に示す１ピクセル８ビットの値
とカラー表示器で表示される色との関係を示す図、第４
図は上記実施例に於ける変換テーブルの構成を示す図、
第５図、及び第６図はそれぞれ上記実施例に於けるカラ
ー画像の重ね合せ描画例を示す図である。 １……CPU、２……CRTC（表示コントローラ）、３……
第１のセレクタ、４……画像メモリ（リフレッシュメモ
リ）、5,7,14……出力レジスタ（Ro）、6,8……入力レ
ジスタ（R1）、９……コンパレータ（COM）、10……メ
モリコントローラ（Ｍ−CTL）、11……カラー表示器（C
RT）、12……第２のセレクタ、13……変換テーブル（C
T）、101……アドレスバス、102……データバス、103,1
04,…,107……信号線。
上記第１図に示す画像メモリの構成を説明するための
図、第３図は上記第２図に示す１ピクセル８ビットの値
とカラー表示器で表示される色との関係を示す図、第４
図は上記実施例に於ける変換テーブルの構成を示す図、
第５図、及び第６図はそれぞれ上記実施例に於けるカラ
ー画像の重ね合せ描画例を示す図である。 １……CPU、２……CRTC（表示コントローラ）、３……
第１のセレクタ、４……画像メモリ（リフレッシュメモ
リ）、5,7,14……出力レジスタ（Ro）、6,8……入力レ
ジスタ（R1）、９……コンパレータ（COM）、10……メ
モリコントローラ（Ｍ−CTL）、11……カラー表示器（C
RT）、12……第２のセレクタ、13……変換テーブル（C
T）、101……アドレスバス、102……データバス、103,1
04,…,107……信号線。
Claims (1)
- (57)【特許請求の範囲】 １．ｎビット／ピクセルの画像データを記憶する画像メ
モリと、 上記メモリに記憶された画像データを直接アドレス値と
して入力し、このアドレス値で指定されるデータを出力
することにより、上記画像データをｎビット／ピクセル
の他の画像データに変換する再設定可能な変換テーブル
と、 上記変換テーブルで変換された出力データと上記メモリ
に新たに描画する画像データの大小を比較するコンパレ
ータと、 上記コンパレータの出力により上記新たに描画する画像
データの上記メモリへの書込み／書込み禁止を制御する
メモリコントローラと を具備してなることを特徴とする描画データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334758A JP2703242B2 (ja) | 1987-12-28 | 1987-12-28 | 描画データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334758A JP2703242B2 (ja) | 1987-12-28 | 1987-12-28 | 描画データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175086A JPH01175086A (ja) | 1989-07-11 |
| JP2703242B2 true JP2703242B2 (ja) | 1998-01-26 |
Family
ID=18280901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334758A Expired - Lifetime JP2703242B2 (ja) | 1987-12-28 | 1987-12-28 | 描画データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703242B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61130991A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社日立製作所 | 図形処理方法及び装置 |
-
1987
- 1987-12-28 JP JP62334758A patent/JP2703242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175086A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602389B2 (en) | Graphic processing apparatus and method | |
| US4808989A (en) | Display control apparatus | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JPH05188892A (ja) | コンピユータビデオグラフイツクシステム | |
| JP2888863B2 (ja) | 画像処理装置 | |
| US4713779A (en) | Video converter | |
| US4933877A (en) | Bit map image processing apparatus having hardware window function | |
| KR890004306B1 (ko) | 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법 | |
| JP2703242B2 (ja) | 描画データ処理装置 | |
| JP2845384B2 (ja) | 画像処理装置 | |
| JPS6292070A (ja) | 画像デ−タの記憶方式 | |
| JPS6329793A (ja) | 図形処理装置 | |
| JPH01191191A (ja) | 表示制御装置 | |
| JPS61133983A (ja) | 画像表示装置 | |
| US5745104A (en) | Palette control circuit | |
| JP2804542B2 (ja) | イメージデータ格納方法 | |
| JPH07262349A (ja) | ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路 | |
| JP2924581B2 (ja) | プリンタのメモリ制御回路 | |
| JPS63175884A (ja) | 画像表示装置 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPS60222894A (ja) | 表示装置 | |
| JPH0363693A (ja) | カラーディスプレイ表示制御方式 | |
| JPH02163793A (ja) | グラフィックス表示装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPH03226847A (ja) | コンピュータシステム |