JPS62177590A - グラフイツクスブリンク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、フルカラーのグラフィックス・ブリンクを実
現するグラフィックス・ブリンク装置に関する。

〔発明の技術的背景とその問題点〕

グラフィックス表示装置において、表示された図形の一
部内容全ブリンク（点滅）させる場合、以下に示す方法
が通常使用される。一つはメモリに書込まれ九図形をソ
フトウェアにて消去し、再書き込みを繰勺返す方法であ
る。他の一つは、装置に複数の表示用ページ全内蔵し、
その内のいくつかのページｔ−選択して読出し表示させ
るようにハードウェアを構成し、ブリンクさせる図形ｆ
：書込んだページの表示、非表示を繰り返す事によりブ
リンク機能を実現させる方法である。

しかしながら前者の方法ではソフトウェアの負担が大き
くなって処理スピードも遅いものとなる。

また、後者の方法ではブリンク用のページを持つためグ
ラフィックスメモリ等、ハードウェアも大きなものとな
り、これを１プレーン（グラフィックス１１ｆ！Ｉｉ素
に対する１色素の情報の集合体）で対応しようとすると
単一色の図形しかブリンク出来ないという欠点があった
。

〔発明の目的〕

本発明は上記欠点に鑑みてなされたものであｐ１少量の
ハードウェアを付加することにより、ｔａ・省メモリに
てフルカラープリンタを実現するグラフィックス・ブリ
ンク装置全提供することを目的とする。

〔発明の概要〕

本発明は、グラフィックスブリンク用のゾレーンを持つ
事によシ、ノー−ドウニアブリンク全実現するものであ
シ、これによりソフトウェアで実現する場合よりも高速
で、且つページ重ね合わせを行なう場合より小さなノ・
−ドウエアで（省メモリ）フルカラーのグラフィックス
プリンタを行なうことが出来る。このために、更に、ブ
リンクタイミングを生成する発振回路と、この発振回路
出力とブリンクメモリ出力を入力として得、表示イネー
ブル信号を生成する第１のゲート回路と、この第１のゲ
ート回路出力と画素情報が格納されるプレーンメモリ出
力を入力として得、表示データを生成する第２のゲート
回路とが周辺ノ１−ドウエアとして付加される。

〔発明の実施例〕

以下、図面を使用して本発明実施例につき詳細に説明す
る。ｊＪ１図は本発明装置の概要金示したもので、１は
１色素毎ｌベーノ分の表示情報が格能されるプレーンメ
モリ、２は画素単位でブリンクするか否かのブリンク情
報音１ページ分格納するブリンクメモリである。どちら
も１画素につき１情報を持ったメモリの表示−一ジ分の
集合体である。３は上記メモリ１，２に格納された情報
に従かいその内容が映し出されるグラフィックスＣＲ７
画面である。

第２図は本発明の実施例を示すブロック図である。図に
おいて、１１はグラフィックスメモリのアクセスを行な
う際に使用されるアドレスが伝播するアドレスバス、１
２はグラフィックスメモリにデータを書き込む際に使用
されるデータが伝播するデータバスである。１３は１色
素の画面サイズ分の情報が格納されるプレーンメモリで
ちって、第１図に示した１に相当する。１４は画面サイ
ズ分のブリンク情報を格納するブリンクメモリであって
第１図に示した２に相当する。１５Ｆｉ画累のカラーｔ
ｒＨｌａ’にプレーンメモリ１３から数ビット分受けと
シ１画素単位に分割するシフトレジスタ。

１６は画素のプリンタ情報をプレーンメモリ１４から数
ビット分受けとり、１画素率位に分割するシフトレジス
タである。１７／ｄ！リンクを行なうタイミング全生成
する発振回路、１ｉｔは各色素情報より表示カラー全生
成するパレットメモリである。１９はナントゲートであ
ｐ１上記シフトレジスタ１６出力と発振回路１７出力を
入力として得、プリンタ情報を制御する。ナントゲート
１６出力はアンドゲート２０の一方の入力端子へ供給さ
れる。アンドゲート２０は他の入力端子に供給される表
示データ全ナンドグー）Ｊ５１出力にてコントロールし
ブリンク機能全実現するものである。

２ノは表示データによシグラフィックスを表示するＣＲ
Ｔモニタである。尚、図中、１０Ｊは各色素のＯＮ／Ｏ
ＦＦ情報、１０２はブリンク情報、１０３は牟画素単位
の情報、１０４は１画素率位のブリンク情報、１０５は
ブリンクタイミング信号、１０６は表示カラー情報、１
０ｔは表示イネーブル１百号。

ＪＯＢは表示データのそれぞれが伝播する信号線である
。

以下、本発明実施例の動作につき詳細に説明する。第１
図に示すように、本発明によるグラフィックスブリンク
機能の実現には、各色素の表示データとは別に、１画素
率位のプリンタデータ全格納したブリンクメモリ２全必
要とする。各色素の表示データプレーンメモＩＪ　１よ
り表示カラー全画素単位に指定するが、このデータを常
時表示したのではグラフィックスのブリンクは不可能で
ある。

ソフトウェアによって各色素の表示データのブリンク箇
所’ｉ　ＯＮ／ＯＦＦさせる方法があるが、この方法で
は全色素のプレーンメモ＋Ｊ　ｉ　ＷＲＩＴＥ　Ｌなく
てはならず、ブリンクスピード、ソフトウェアの処理負
担の面で問題がある、本発明は、画素単位の表示データ
（カラー）を１リンクメモリ２でゲートすることにより
、ハードウェアにて表示データ全画素単位でＯＮ／ＯＦ
Ｆさせ、グラフィックスのプリンりを実現させるもので
ある。

第２図を用いて詳細に説明する。まずアドレスバス１１
．データバス１２を介し、図示されないプロセッサユニ
ットによりプレーンメモリ１３に各色素毎の表示データ
が書き込まれる。また同様にしてブリンクメモリ１４に
ブリンクスイッチデータ（１ニブリンク、０：表示）が
書き込まれる。

この場合、アドレスによりプレーンメモリ１３とブリン
クメモリ１４は区別されるものとする。次に、表示期間
中アドレスバス１１に載った表示アドレスにより表示デ
ータ数ビット分がライン１０１に出力される。このデー
タは表示箇所の各色素のＯＮ／ＯＦＦ情報でちゃ、シフ
トレジスタ１５によって１画素単位に分割される。この
１画素単位のカラー情報（ライン１０３）が数色素分（
第２図では３色素分）集まりノ母レットメモリ１８に入
力される。ノ臂レットメモリ１８は、これら色素情報よ
シ、表示させるカラー？選び、そのカラー情報（ライン
１０６）としてアンドゲート２０の一方の入力端へ出力
する。

上記とは別に、ブリンクメモリ１４に書き込まれた画素
単位のブリンク情報も、アドレスバス１１に載った表示
アドレスによって数ビット（数画素）分、シフトレジス
タ１６に出力される。このブリンク情報（ライン１０２
）もシフトレジスタ１６によって画素単位に分割される
。発振回路１７にて生成されたブリンクタイミング（ラ
イン１０５；グラフィックスをブリンクさせるタイミン
グで１１＃がブリンク、＠Ｏ＃が表示を意味し、これが
４１返される）とブリンク情報（ライン１０４）がナン
トゲート１９によってケ９−トされ、表示データのｆ−
）情報、つまシ、表示イネーブル信号（ライン１０７）
が生成される。表示イネーブル信号（ライン１０７）は
″　１ｍであれば表示、“０″であれば非表示（ブリン
ク）を意味する。この表示イネーブル信号（ライン１０
７）で表示データカラー情報ライン１０６）ｆゲートす
る（アンドゲート２０〕ことによυ、出力された表示デ
ータ（ライン１０８）けＣＲＴモニタ２ノ上に表示され
、グラフィックスブリンクが実現される。

〔発明の効果〕

以上説明の様に本発明に従えば以下に列挙する効果が得
られる。

（１）ソフトウェアでプレーンメモリをアクセスする場
合よりも高速且つ、一定のブリンクタイミングでグラフ
ィックスをカラー付きでブリンクさせる事が出来る。

（２）ハードウェアでページ重ね合わせを行ない、フル
カラーでブリンクさせる場合よりもメモリ容量が少なく
て済む。即ち、ページ重ね合わせを行なうための余分な
プレーンメモリ、重ね合せ回路が不要となる。また、ソ
フトウェアによるメモリのブリンク部分の消去が不要と
なシ、且つプリンタ箇所の指定（メモリアクセス）も１
画素につき１回で済む。

（３）ｌプレーンデータの重ね合わせによるブリンクで
は不可能であったフルカラーのグラフィックスブリンク
が行なえる。

【図面の簡単な説明】

第１図は本発明装置の概要？示す図、第２図は本発明の
実施例を示すブロック図である。 １１・・・アドレスバス、１２・・・データバス、ｌ。 １３・・・プレーンメモリ、２．１４・・・ブリンクメ
モリ、１５．１６・・・シフトレジスタ、１７・・・発
振回路、ｚｓ・・・パレットメモリ、１９・・・ナント
ゲート、２０・・・アンドデート、２１・・・ＣＲＴモ
ニタ。

Claims (1)

【特許請求の範囲】
1. １色素に対するＯＮ／ＯＦＦ情報を画素単位に１画面分
   格納する少くとも１面から成るプレーンメモリと、この
   プレーンメモリを構成する各画素に対応し、その画素対
   応のブリンク情報を１画面分格納するブリンクメモリと
   、ブリンクのタイミングを生成する発振回路と、この発
   振回路出力と上記ブリンクメモリ出力を入力として得、
   表示イネーブル信号を生成する第１のゲート回路と、こ
   の第１のゲート回路出力と上記プレーンメモリ出力を入
   力として得、表示データを表示モニタへ供給する第２の
   ゲート回路とを具備することを特徴とするグラフィック
   スブリンク装置。