JPS62175357U - - Google Patents
Info
- Publication number
- JPS62175357U JPS62175357U JP6245986U JP6245986U JPS62175357U JP S62175357 U JPS62175357 U JP S62175357U JP 6245986 U JP6245986 U JP 6245986U JP 6245986 U JP6245986 U JP 6245986U JP S62175357 U JPS62175357 U JP S62175357U
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprocessor
- memory
- ram
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Description
第１図はこの考案の一実施例の説明するための
回路構成図、第２図はメモリサイクル、第３図は
メモリマツプである。
１……１６ビツトマイクロプロセツサ（ＭＰＵ
）、２……シフトレジスタ回路、３……上位アド
レスラツチ、４……下位アドレスラツチ、５……
上位アドレス発生回路、６……メモリ、７……マ
イクロプロセツサの上位アドレス、８……マイク
ロプロセツサの下位アドレス、９……上位アドレ
スバス、１０……下位アドレスバス。
FIG. 1 is a circuit configuration diagram for explaining an embodiment of this invention, FIG. 2 is a memory cycle, and FIG. 3 is a memory map. 1...16-bit microprocessor (MPU)
), 2...shift register circuit, 3...upper address latch, 4...lower address latch, 5...
Upper address generation circuit, 6...Memory, 7... Upper address of microprocessor, 8... Lower address of microprocessor, 9... Upper address bus, 10... Lower address bus.
Claims (1)
レスがメモリ空間の最下位または最上位から始ま
るマイクロプロセツサシステムにおいて、 前記メモリ空間の最下位または最上位を含むメ
モリ空間のＲＡＭ（ランダムアクセスメモリ）を
使用し、 その他の一部のメモリ空間にＲＯＭ（リードオ
ンリメモリ）を使用する場合に、 パワーオン時またはリセツト時にマイクロプロ
セツサのアドレス出力を制御するシフトレジスタ
回路と、 固定アドレスを発生する回路または任意アドレ
ス設定できるアドレス発生回路とを有し、 これら回路の構成により、前記ＲＡＭ領域のア
ドレスと上記ＲＯＭ領域アドレスを入れ替えるよ
うにし、 パワーオン直後またはリセツト直後は、前記Ｒ
ＯＭに書かれたプログラムに従つてマイクロプロ
セツサをイニシヤライズし、 マイクロプロセツサの任意サイクル後上記シヤ
フトレジスタ回路から発生するアドレス制御信号
により、 前記ＲＡＭ領域と上記ＲＯＭ領域のメモリマツ
ピングアドレスを再配置するようにしたことを特
徴とするマイクロプロセツサの起動回路。[Claims for Utility Model Registration] In a microprocessor system where the start address at power-on or reset starts from the lowest or highest position of the memory space, the RAM (RAM) of the memory space including the lowest or highest position of the memory space When using ROM (read-only memory) for some other memory spaces, there is a shift register circuit that controls the address output of the microprocessor at power-on or reset, and a fixed address. or an address generation circuit that can set an arbitrary address, and the configuration of these circuits allows the addresses of the RAM area and the ROM area address to be exchanged, and immediately after power-on or reset, the R
The microprocessor is initialized according to the program written in the OM, and after an arbitrary cycle of the microprocessor, the memory mapping addresses of the RAM area and the ROM area are rearranged by the address control signal generated from the shift register circuit. A microprocessor startup circuit characterized in that the microprocessor startup circuit is configured to perform the following steps.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6245986U JPS62175357U (en) | 1986-04-24 | 1986-04-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6245986U JPS62175357U (en) | 1986-04-24 | 1986-04-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62175357U true JPS62175357U (en) | 1987-11-07 |
Family
ID=30896760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6245986U Pending JPS62175357U (en) | 1986-04-24 | 1986-04-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62175357U (en) |
-
1986
- 1986-04-24 JP JP6245986U patent/JPS62175357U/ja active Pending