JPS62170068A - フレキシブルデイスクドライブ装置 - Google Patents
フレキシブルデイスクドライブ装置Info
- Publication number
- JPS62170068A JPS62170068A JP1136286A JP1136286A JPS62170068A JP S62170068 A JPS62170068 A JP S62170068A JP 1136286 A JP1136286 A JP 1136286A JP 1136286 A JP1136286 A JP 1136286A JP S62170068 A JPS62170068 A JP S62170068A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- terminal
- flexible disk
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000037431 insertion Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- FWYSBEAFFPBAQU-GFCCVEGCSA-N nodakenetin Chemical compound C1=CC(=O)OC2=C1C=C1C[C@H](C(C)(O)C)OC1=C2 FWYSBEAFFPBAQU-GFCCVEGCSA-N 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はフレキシブルディスクドライブ装置のディス
クチェンジ信号の送出条件に関するものである。
クチェンジ信号の送出条件に関するものである。
従来のこの種の装置としては第２図に示すものがあった
。第２図は従来のフレキシブルディスクドライブ装置の
ディスクチェンジ４ｇ号の発生回路の構成を示す回路図
であり、図において（１）はドライブセレクト信号入力
端子、（２）はインバータ回路、（３）は１源端子で抵
抗（４）、スイッチ（５）のＣ０Ｍ端子とＮＣ端子を通
してＧＮＤに接続されている。又、（６）はフレキシブ
ルディスク、（７）はＤ型フリップフロップ”、＋８１
はインバータ回路、（９）はディスクチェンジ信号出力
端子である。
。第２図は従来のフレキシブルディスクドライブ装置の
ディスクチェンジ４ｇ号の発生回路の構成を示す回路図
であり、図において（１）はドライブセレクト信号入力
端子、（２）はインバータ回路、（３）は１源端子で抵
抗（４）、スイッチ（５）のＣ０Ｍ端子とＮＣ端子を通
してＧＮＤに接続されている。又、（６）はフレキシブ
ルディスク、（７）はＤ型フリップフロップ”、＋８１
はインバータ回路、（９）はディスクチェンジ信号出力
端子である。
次に従来の装置の動作について説明する。フレキシブル
ディスク（６）全挿入するとスイッチ（５）ハ（ＪＦＦ
状態となり、Ｄ型フリップフロップ（７）の端子Ｄには
“Ｈ″レベル信号が入力する。
ディスク（６）全挿入するとスイッチ（５）ハ（ＪＦＦ
状態となり、Ｄ型フリップフロップ（７）の端子Ｄには
“Ｈ″レベル信号が入力する。
この時にドライブセレクト信号入力端子（１）の信号論
理が“Ｈ＃レベルから“Ｌ＃レベルに変化するとインバ
ータ回路（２）ヲ通って、Ｄ型フリップフロップ（７）
のＣＩ、ＱＣＫ端子に１Ｌ“レベルから″″Ｈ２Ｈ２レ
ベルする信号が、クロック信号として加わり、そのクロ
ック信号が加わった時点でＤ型フリップフロップ（７）
は端子りの論理が端子Ｑにセットされ、すなわちＱ端子
が゛Ｈ’レベル、Ｑ端子が＠Ｌ＃レベルとなる。このＱ
端子の出力＠Ｌ”ｆｌインバータ回路（８）ヲ通し、デ
ィスクチェンジ出力信号端子（９）から”Ｈ＃レベルの
信号が出力され、フレキシブルディスク（６）が挿入さ
れていることがわかる。
理が“Ｈ＃レベルから“Ｌ＃レベルに変化するとインバ
ータ回路（２）ヲ通って、Ｄ型フリップフロップ（７）
のＣＩ、ＱＣＫ端子に１Ｌ“レベルから″″Ｈ２Ｈ２レ
ベルする信号が、クロック信号として加わり、そのクロ
ック信号が加わった時点でＤ型フリップフロップ（７）
は端子りの論理が端子Ｑにセットされ、すなわちＱ端子
が゛Ｈ’レベル、Ｑ端子が＠Ｌ＃レベルとなる。このＱ
端子の出力＠Ｌ”ｆｌインバータ回路（８）ヲ通し、デ
ィスクチェンジ出力信号端子（９）から”Ｈ＃レベルの
信号が出力され、フレキシブルディスク（６）が挿入さ
れていることがわかる。
次にフレキシブルディスク（６）全排出するとスイッチ
（５）はＯＮし、Ｄ型フリップ７０ツブ（７）のＤ端子
には１Ｌ″レベルの信号が入力するが、この場合でも＠
Ｌ＃レベルから＠Ｈ＃レベルに変化するクロック信号が
Ｃ！、ＯＣＫ端子に再入力されない限シＤ型フリップフ
ロップ（７）の出力は変化せず、ディスクチェンジ出力
信号端子（９）は“Ｈ″レベル信号を保持しつづけたま
まである。
（５）はＯＮし、Ｄ型フリップ７０ツブ（７）のＤ端子
には１Ｌ″レベルの信号が入力するが、この場合でも＠
Ｌ＃レベルから＠Ｈ＃レベルに変化するクロック信号が
Ｃ！、ＯＣＫ端子に再入力されない限シＤ型フリップフ
ロップ（７）の出力は変化せず、ディスクチェンジ出力
信号端子（９）は“Ｈ″レベル信号を保持しつづけたま
まである。
従って、ドライブセレクト信号入力端子（１）の入力信
号が一度１Ｈ”レベルになり、再度′″Ｌ＃Ｌ＃レベル
ことでディスクチェンジ信号出力端子（９）から＠Ｌル
ベルの信号が出力され、フレキシブルディスク（６）が
排出されたことがわかる。
号が一度１Ｈ”レベルになり、再度′″Ｌ＃Ｌ＃レベル
ことでディスクチェンジ信号出力端子（９）から＠Ｌル
ベルの信号が出力され、フレキシブルディスク（６）が
排出されたことがわかる。
従来のフレキシブルディスクドライブ装置は以上のよう
に構成されておシ、フレキシブルディスク（６）全挿入
した後、排出した場合、ドライブセレクト信号入力端子
（１）への信号に＠Ｈ”レベルにし、再度１Ｌ″レベル
にしなければディスクチェンジ出力信号を変えることが
できなかった。
に構成されておシ、フレキシブルディスク（６）全挿入
した後、排出した場合、ドライブセレクト信号入力端子
（１）への信号に＠Ｈ”レベルにし、再度１Ｌ″レベル
にしなければディスクチェンジ出力信号を変えることが
できなかった。
この発明はかかる問題点を解決するためになされたもの
でフレキシブルディスクを挿入した後で排出した場合、
ドライブセレクト信号を変えなくてもディスクチェンジ
出力信号が＠Ｌ＃レベルに変化するフレキシブルディス
クドライブ装置を得ることを目的としている。
でフレキシブルディスクを挿入した後で排出した場合、
ドライブセレクト信号を変えなくてもディスクチェンジ
出力信号が＠Ｌ＃レベルに変化するフレキシブルディス
クドライブ装置を得ることを目的としている。
この発明に係るフレキシブルディスクドライブ装置はド
ライブセレクト信号と、このフレキシブルディスクドラ
イブ装置で用いられているステップ信号とのＮＡＮＤ出
力ｔ出力型フリップフロップのＣＬＯＣＫ端子に入力す
ることにしたものである。
ライブセレクト信号と、このフレキシブルディスクドラ
イブ装置で用いられているステップ信号とのＮＡＮＤ出
力ｔ出力型フリップフロップのＣＬＯＣＫ端子に入力す
ることにしたものである。
この発明においてはドライブセレクト信号を変化させな
くてもＤ型フリップフロップ（７）のＣＩ、ＱＣＫ端子
にクロック信号が入力されるので、フレキシブルディス
ク金挿入した後、排出した場合にディスクチェンジ信号
出力端子（９）が“Ｌ”レベルに変化する。
くてもＤ型フリップフロップ（７）のＣＩ、ＱＣＫ端子
にクロック信号が入力されるので、フレキシブルディス
ク金挿入した後、排出した場合にディスクチェンジ信号
出力端子（９）が“Ｌ”レベルに変化する。
〔発明の実ｈｆ！１例〕
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例を示す回路図で、第２図と
同一符号は同−又は相当部分全示し、（ｌａ）はドライ
ブセレクト信号入力端子、（ｌｂ）はステップ信号入力
端子、（２ａ）、（２ｂ）はそれぞれインバータ回路、
（２ｃ）はＮＡＮＩ）回路である。
同一符号は同−又は相当部分全示し、（ｌａ）はドライ
ブセレクト信号入力端子、（ｌｂ）はステップ信号入力
端子、（２ａ）、（２ｂ）はそれぞれインバータ回路、
（２ｃ）はＮＡＮＩ）回路である。
次にこの発明の動作ＶＣついて説明する。フレキシブル
ディスク（６）全挿入するとスイッチ（５）はＯＦＦ状
態となりＤ型フリップフロップ（７）の端子（Ｄ）には
“Ｈ＃レベルの信号が入力する。この時ステップ信号入
力端子（ｌｂ）に＠Ｌ＃レベルの信号が入力されており
、ドライブセレクト信号入力端子（ｌａ）’ＸＮ号論理
が”Ｈ″レベルら“Ｌ”レベルに変化すると、それぞれ
ＮＡＮＤ回路（２ｃ）の出力論理は“Ｌ″レベルら“Ｈ
＃レベルに変化してこれがクロック信号としてＤ型フリ
ップフロップ（７）のＣＬＯＣＫ端子に入力され、Ｄ型
フリップフロップ（７）のＱ端子は１Ｈ″レベル、Ｑ端
子はＬ”レベルにセットされる。このｑ端子の出力“Ｌ
″レベルインバータ回路（８）ヲ通じてディスクチェン
ジ＜ｇ号出力端子（９）からは“ｈ＃レベルの信号が出
力され、これによりフレキシブルディスク（６）が挿入
されていることがわかる。
ディスク（６）全挿入するとスイッチ（５）はＯＦＦ状
態となりＤ型フリップフロップ（７）の端子（Ｄ）には
“Ｈ＃レベルの信号が入力する。この時ステップ信号入
力端子（ｌｂ）に＠Ｌ＃レベルの信号が入力されており
、ドライブセレクト信号入力端子（ｌａ）’ＸＮ号論理
が”Ｈ″レベルら“Ｌ”レベルに変化すると、それぞれ
ＮＡＮＤ回路（２ｃ）の出力論理は“Ｌ″レベルら“Ｈ
＃レベルに変化してこれがクロック信号としてＤ型フリ
ップフロップ（７）のＣＬＯＣＫ端子に入力され、Ｄ型
フリップフロップ（７）のＱ端子は１Ｈ″レベル、Ｑ端
子はＬ”レベルにセットされる。このｑ端子の出力“Ｌ
″レベルインバータ回路（８）ヲ通じてディスクチェン
ジ＜ｇ号出力端子（９）からは“ｈ＃レベルの信号が出
力され、これによりフレキシブルディスク（６）が挿入
されていることがわかる。
次にフレキシブルディスク（６）全排出するとスイッチ
（５）は”ＯＮ”し、Ｄ型フリップ７０ツブ（７）のＤ
端子の信号ば１Ｌ″レベルとなるがＣＬＯＣＫ端子にク
ロック信号が再入力されない限りＤ型フリップフロップ
（７）の出力は変化せずディスクチエンシイｇ号出力端
子（田は＠Ｈルベルを保持したままの状態となるが、こ
こでドライブセレクト信号入力端子（ｌａ）の入力信号
が“Ｌ″レベルままでステップ信号入力端子（ｉｂ）
ｉこステップパルスが、ｌパルス以上入力されると、Ｎ
ＡＮＤ回路（２Ｃ）から”Ｌ＃レベルから“Ｒ″レベル
変化するクロック信号がＤ型フリップ７０ツブ（７）の
ＣＬＯＣＲ端子に入力され、ディスクチェンジ信号出力
端子（９）から１Ｌ”レベルの信号が出力されフレキシ
ブルディスク（６）が排出されたことがわかる。
（５）は”ＯＮ”し、Ｄ型フリップ７０ツブ（７）のＤ
端子の信号ば１Ｌ″レベルとなるがＣＬＯＣＫ端子にク
ロック信号が再入力されない限りＤ型フリップフロップ
（７）の出力は変化せずディスクチエンシイｇ号出力端
子（田は＠Ｈルベルを保持したままの状態となるが、こ
こでドライブセレクト信号入力端子（ｌａ）の入力信号
が“Ｌ″レベルままでステップ信号入力端子（ｉｂ）
ｉこステップパルスが、ｌパルス以上入力されると、Ｎ
ＡＮＤ回路（２Ｃ）から”Ｌ＃レベルから“Ｒ″レベル
変化するクロック信号がＤ型フリップ７０ツブ（７）の
ＣＬＯＣＲ端子に入力され、ディスクチェンジ信号出力
端子（９）から１Ｌ”レベルの信号が出力されフレキシ
ブルディスク（６）が排出されたことがわかる。
この発明は以上説明したとおりフレキシブルディスクド
ライブ装置のフレキシブルディスクの挿入、排出の状態
変化をホストコンピュータからのステップパルス１パル
スに相当する短時間の間にディスクチェンジ信号出力端
子の信号論理変化で表わすことができ、かつその為に必
要な回路も簡単なものでよいという効果がある。
ライブ装置のフレキシブルディスクの挿入、排出の状態
変化をホストコンピュータからのステップパルス１パル
スに相当する短時間の間にディスクチェンジ信号出力端
子の信号論理変化で表わすことができ、かつその為に必
要な回路も簡単なものでよいという効果がある。
第１図はこの発明の一実施例を示す１ｇＩ略図、第２図
は従来のフレキシブルディスクドライブ装置のディスク
チェンジ信号の発生回路の構成を示す回路図である。 図において（ｌａ） Ｖｉミドライブセレクト号入力端
子、（１ｂ）はステップ信号入力端子、（２ａ）、（２
ｂ）はそれぞれインバータ回路、（２ｃ）はＮＡＮＤ回
路、（５）はスイッチ、（６１Ｆｉフレキシブルデイス
ク、１７）ハＤ型フリップ７０ツブである。 なお各図中同一符号は同−又は相当部分を示す。
は従来のフレキシブルディスクドライブ装置のディスク
チェンジ信号の発生回路の構成を示す回路図である。 図において（ｌａ） Ｖｉミドライブセレクト号入力端
子、（１ｂ）はステップ信号入力端子、（２ａ）、（２
ｂ）はそれぞれインバータ回路、（２ｃ）はＮＡＮＤ回
路、（５）はスイッチ、（６１Ｆｉフレキシブルデイス
ク、１７）ハＤ型フリップ７０ツブである。 なお各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 フレキシブルディスクの挿入状態と排出状態とに対応
して信号論理が反転されるディスクチェンジ（ＤＩＳＫ
ＣＨＡＮＧＥ）信号を送出するフレキシブルディスクド
ライブ装置において、フレキシブルディスクの挿入と排
出とに機械的に連結して“Ｈ”レベルの信号と“Ｌ”レ
ベルの信号を発生するスイッチ、 このスイッチの発生する信号が信号入力端子に入力され
るＤ型フリップフロップ、当該フレキシブルディスクド
ライブ装置のドライブセレクト信号とステップ信号とを
合成してクロック信号を生成する論理回路、 この論理回路の出力を上記Ｄ型フリップフロップのクロ
ック信号として入力し上記Ｄ型フリップフロップの出力
から上記ディスクチェンジ信号を得る手段を備えたこと
を特徴とするフレキシブルディスクドライブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136286A JPS62170068A (ja) | 1986-01-22 | 1986-01-22 | フレキシブルデイスクドライブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136286A JPS62170068A (ja) | 1986-01-22 | 1986-01-22 | フレキシブルデイスクドライブ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62170068A true JPS62170068A (ja) | 1987-07-27 |
Family
ID=11775914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136286A Pending JPS62170068A (ja) | 1986-01-22 | 1986-01-22 | フレキシブルデイスクドライブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62170068A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135462A (ja) * | 2004-11-04 | 2006-05-25 | Ricoh Co Ltd | 画像処理装置 |
-
1986
- 1986-01-22 JP JP1136286A patent/JPS62170068A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135462A (ja) * | 2004-11-04 | 2006-05-25 | Ricoh Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448597A (en) | Clock signal switching circuit | |
| US5270696A (en) | LCD driver circuit | |
| JPS634151B2 (ja) | ||
| US5107523A (en) | Processor clock governor | |
| JPS62170068A (ja) | フレキシブルデイスクドライブ装置 | |
| US5563573A (en) | Pseudo-random switched resistor | |
| GB1363707A (en) | Synchronous buffer unit | |
| US4801875A (en) | Integrated circuit with frequency dividing test function | |
| JPH1198007A (ja) | 分周回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| JPS5915208B2 (ja) | パワ−・オン・リセツト回路 | |
| US4620119A (en) | Dual-mode timer circuit | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPH0450657Y2 (ja) | ||
| JPH05143199A (ja) | リセツト回路 | |
| JPH0424888B2 (ja) | ||
| JPH01260376A (ja) | テストモード選択回路 | |
| JPH0346917B2 (ja) | ||
| JPS59156018A (ja) | パルス遅延回路 | |
| JPS6089127A (ja) | パルス信号発生回路 | |
| JPS6019013B2 (ja) | デジタル回路装置 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JPH01208909A (ja) | タイマ装置 |