JPS62169481A - 不揮発性メモリセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野〕 この発明は、不揮発性メモリセルに関し、特に一対のフ
ローティングゲート素子を用いた不揮発□　　　性メモ
リセルに関する。

〔発明の技術的背景とその問題点〕

最近半導体技術の発展により、半導体装置、特に記憶装
置は飛躍的に高集積化が向よしており、この高集積化の
向上に寄与するために、例えば特開昭５５−１０１１９
１号公報等種々のメモリセルの構造が提案されている。

第６図は不揮発性メモリセルの一従来例を示す回路図で
あり、第７図は第６図のメモリセルのパターン平面図で
ある。

第６図及び第７図に示す不揮発性メモリセル（以下「メ
モリセル」と呼ぶ。）１１は、トンネル薄膜領域１３．
１５を介してそれぞれ交差するように接続された容量結
合部１７．１つにより構成されている。このように構成
されたメモリセルにおいては、それぞれの書き込み専用
ビット線ＢＬω、ＢＬωに与えられた電圧情報が、ゲー
ト端子がワード線Ｗしに接続され、ワード線Ｗしの電位
で導通制御される書き込み用選択トランジスタ２１．２
３を介して容量結合部１７．１９に供給されて、それぞ
れの容量結合部１７．１９に電荷が蓄積されることによ
り電圧情報の書き込み動作が行なわれる。また、それぞ
れの容量結合部１７゜１９に出き込まれた電圧情報が、
読み出しトランジスタ２５．２７のゲート端子に与えら
れて、それぞれに電圧情報の電位で読み出しトランジス
タ２５．２７が導通制御されることにより、ゲート端子
がワード線ＷＬに接続されワードＩＷＬの電位で導通制
御される読み出し用選択トランジスタ２９．３１を介し
て電圧情報がそれぞれの読み出し専用ビット線ＢＬγ、
ＢＬγに送出されて、読み出し動作が行なわれる。

したがって、書き込み動作と読み出し動作はそれぞれ別
々のビット線を用いて行なわれるとともに、それぞれ別
々の選択トランジスタを必要とするために、メモリセル
の占有面積の節減が困難となり、高集積化の障害となっ
ていた。

〔発明の目的〕

この発明は、上記に鑑みてなされたもので、その目的と
するところは、メモリセルに情報を書き込むための書込
み用ビット線とメモリセルに記憶された情報を読み出す
ための読み出しビット線を共通化して、メモリセルの占
有面積を節減した不揮発性メモリセルを提供することに
ある。

〔発明の概要〕

上記目的を達成するために、一対のフローティングゲー
ト及びこのフローティングゲートに対向して形成された
不純物拡散領域に保持される電荷の有無に対応して情報
を不揮発に記憶する不揮発性メモリセルにおいて、この
発明は、前記不純物拡ｒｌｉｆＩ域中にこの拡散領域の
不純物濃度より低濃度に形成され、前記フローティング
ゲートに保持された電荷１に応じて空乏層の容量が変化
する不純物拡散領域を設（プたことを要旨とする〔発明
の実施例〕 取下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実１に例に係る不揮発性メモリセ
ルを集積化した場合のパターン平面図及び１−１断面図
である。同図において、このメモリセルは、一対の容量
結合部３３．３５、トンネル薄膜領域１３．１５及びセ
ル選択トランジスタ３７．３９とによって構成されてお
り、一対のｕＮ結合部３３．３５に電荷が蓄積されるこ
とにより情報が記憶されるものである。

容量結合部３３はＰ型シリコン基板４１に形成されたＮ
＋型の拡散領域４３及び、この拡散領域４３の内側に形
成されて、拡散領１Ａｌ１４３より低濃度のＮ型の拡散
領域４５と、それぞれの拡散領域４３．４５の上部に誘
電体となるキャパシタ酸化膜４７を介して形成されたフ
ローティングゲート４９とから構成されている。

すなわち、容量結合部３３はＮ”型の拡散領域４３と、
この拡散領１ｉｉ１！４３に対向するように形成された
フローティングゲート４９とから構成される容量部と、
Ｎ型の拡散領域４５とこの拡散領域４５に対向するよう
に形成されたフローティングゲート４９とから構成され
、フローティングゲート４９の電位によりＮ型の拡散領
域４５中には、Ｎ１型の拡散領域４３中に形成される空
乏層領域に比べて深い空乏層領域が形成されて、フロー
ティングゲート４９の電位で容量値が変化する可変容出
部５１とを有している。また、容量結合部３５も容量結
合部３３と同様な構成となっており、容量結合部３３に
隣接するように形成されている。

トンネル薄膜領域１３は容量結合部３５のＮ＋型の拡散
領域５５と、この拡散ｆ！４域５５の上部において薄膜
形成されたトンネル酸化膜５７を介して、拡散領Ｔ！ｉ
５５と対向するように延長形成されたフローティングゲ
ート５９とにより構成されている。トンネル薄膜領域１
３は容量結合部３３のＮ１型の拡散領１４３と、この拡
散領域４３の上部において’ｆｌＪＷ４形成されたトン
ネル酸化膜を介して、拡散領域４３と対向するように延
長形成されたフローティングゲート５９とにより構成さ
れている。

また、Ｎ＋型の拡散領域４３とＮ＋型の拡散領域５５と
の間にチャンネル形成防止用のＰ＋型のチャンネルカッ
ト拡散領ｉｉ！！６１が形成されており、それぞれのＮ
＋型の拡散領域４３．５５には、ワー線ＷＬがゲート領
域となるセル選択用トランジスタ３７．３９がそれぞれ
形成されている。

第２図は第１図の等価回路図である。同図において、容
量結合部３３は、この容量結合部３３を構成するフロー
ティングゲート４５がトンネル薄膜領域１３を介して容
量結合部３５のＮ＋型拡散領域５５．６３に接続されて
おり、このＮ＋型の拡散領域５５．６３は、ワード線Ｗ
Ｌがゲート領域となり、このワード線ＷＬの電位で導通
制御されるセル選択用トランジスタ３９を介して、ビッ
ト線ＢＬに接続されている。容量結合部３５は、この容
量結合部３５を構成するフローティングゲート５９がト
ンネル薄膜領域１５を介して容量結合部３３のＮ＋型の
拡散領域４３．４５に接続されており、このＮ＋型の拡
散領域４３．４５はワード線ＷＬがゲート領域となり、
このワード線ＷＬの電位で導通制御されるセル選択用ト
ランジスタ３７を介して、ビット線ＢＬに接続されてい
る。

第３図は第２図に示したメモリセルを行列状に配列して
、この配列されたメモリセルへの情報の書き込み動作及
び、所定のメモリセルに記憶された情報の読み出し動作
を行なうための回路構成図でおる。同図において、１列
に配列されたそれぞれのメモリセルは、同一の２本のビ
ット線及びトランスファゲートを介して、書き込み回路
及び読み出し回路に接続されている。また、１行に配列
されたそれぞれのメモリセルは、同一のワード線を介し
てデコーダ回路６７に接続されている。

次にこのような回路構成における例えばメモリセル６５
への情報の書き込む動作を説明する。

デコーダ回路６７によりワード線ＷＬが選択されて、セ
ル選択用トランジスタ３７．３９が導通状態となり、書
き込み回路６９から占き込み情報がビット線８Ｌ、８Ｌ
に送出される。例えば、ビット線ＢＬ１．：ＧＮＤレベ
ル（グランド電位）の情報、ビットＩＢＬにＶｐｐレベ
ル（電源電位）の情報が与えられると、７０−ティング
ゲート４９は、ＧＮＤレベル近傍の電位となり、フロー
ティングゲート５９はｖｐｐレベル近傍の電位となる。

さらに、トンネル領１ａ１３，１５においては逆の高電
界が発生して、トンネル領域１３からフローティングゲ
ート４９に向けて電子が注入され、フローティングゲー
ト５９からはトンネル領域１５に向けて電子の放出がお
こる。このようにして、メモリセルの容量結合部３５に
ＧＮＤレベル、容量結合部３３にＶｐｐレベルの情報が
書き込まれてメモリセル６５に情報が記憶される。

次に、第４図及び第５図を用いて読み出し動作について
説明する。

第４図は読み出し回路７１の一興体例を示す回路図であ
り、第５図はそのタイミングチャートである。第４図に
示す読み出し回路７１は差動型の増幅回路であり、セン
スアンプ７３、出力転送トランジスタ７５，７７、セン
スアンプ制御トランジスタ７つ、ディスチャージトラン
ジスタ８１゜８３とにより構成されている。

センスアンプ７３はバイステーブルＦ、Ｆ、回路によっ
て構成されており、一対のデプレッション型トランジス
タ８５．８７、一対のエンハンスメント型トランジスタ
８９．９１を有している。

エンハンスメント型トランジスタ８９．９１はそれぞれ
のゲート端子が、ビット線ＢＬ、ＢＬに接続されており
、出力転送信号φ３により導通制御される出力転送トラ
ンジスタ７５．７７を介して、読み出し情報の外部への
読み出しを行なう出力回路（図示せず）に接続されてい
る。また、エンハンスメント型トランジスタ８９．９１
はお互いに接続されたソース端子がセンスアンプ制御信
号φ２により導通制御されるセンスアンプ制御トランジ
スタ７９を介してグランドに接続されている。

それぞれのビット線８ｍ、８Ｌはディスチャ−ジパルス
信号φ１により導通制御されるディスチャージトランジ
スタ８１．８３を介してグランドに接続されている。

このように構成された読み出し回路７１を用いて、第２
図に示したメモリセルに記憶された情報の読み出し動作
を第５図のタイミングチャートを用いて説明する。

ます、ワード線ＷＬをハイレベル状態として、セル選択
用トランジスタ３７．３９を導通状態にさせるとともに
、ディスチャージパルス信号φ１をハイレベル状態とし
て、ディスチャージトランジスタ８１．８３を導通状態
にさせて、容母結合部３３の拡散領域４３．４５及び容
量結合部３５の拡散領域５５．６３を平衡状態とするた
めに、それぞれの領域に蓄積されていた電荷をビット線
ＢＬ、８Ｌ及びディスチャージトランジスタ８１゜８３
を介してグランドに放電させる。そして、それぞれの拡
散領域に蓄積された電荷が放電して、ディスチャージパ
ルス信号φ丁をロウレベル状態として、ディスチャージ
トランジスタ８１．８３を非導通状態にさせた後、セン
スアンプ制御信号φ２をハイレベル状態として、センス
アンプ７３を駆動させる。

センスアンプ７３が駆動されると、センスアンプ７３か
らビット線Ｂ［、Ｂしを介して、容量結合部３３．３５
のそれぞれの拡散領域に電流が流れ込み、それぞれの容
量結合部３３．３５に電荷が蓄積される。この電荷の蓄
積過程において、フローティングゲートに電子が蓄積さ
れている容量結合部の可変容量部の容量は、フローティ
ングゲートに電子が蓄積されていない容量結合部の容量
に比べてみかけ上小さくなるために、電子が蓄積されて
いる側の容量結合部は、電子が蓄積されていない側の容
量結合部より早く充電動作が行なわれる。したがって、
この容量結合部に接続されたビット線がハイレベル状態
となるので、このビット線にゲート端子が接続されてい
るセンスアンプ７３のエンハンスメント型トランジスタ
が導通状態となる。このため、他方のビット線がロウレ
ベル状態となりセンスアンプ７３の差動動作が終了する
。

センスアンプ７３の差動動作が終了した後、出力転送信
号φ３をハイレベル状態にすることで出力転送トランジ
スタ７５．７７を導通状態として、ビット線ＢＬ、ＢＬ
の情報がそれぞれの出力転送トランジスタ７５．７７を
介して、この出り転送トランジスタ７５．７７に接続さ
れている出力回路（図示せず）に出力されて、外部に情
報が読み出される。

したがって、メモリセルへの情報の書き込み動作及びメ
モリセルからの情報の読み出し動作を一対のビット線で
行なうことが可能となる。

〔発明の効果〕

以上説明したように、この発明によれば、フローティン
グゲートに対向して形成された不純物拡散領域中に、こ
の拡散領域の不純物濃度より低濃度の不純物拡散領域を
形成して、この拡散領域に形成される空乏層領域の容量
をこの拡散領域に対向して形成されたフローティングゲ
ートに保持された電荷量に応じて制御するようにしたの
で、一対のビット線によりメモリセルへの情報の書き込
み動作及びメモリセルに書き込まれた情報の読み出し動
作を行なうことが可能となり、回路構成が簡略化できて
メ［リセルの占有面積を低減することができる。

【図面の簡単な説明】

第１図はこの発明の実施例に係る不揮発性半導体メモリ
のパターン平面図及びその断面図、第２図は第１図の等
価回路図、第３図は第２図に示したメモリセルへの情報
の書き込み及びメモリセルからの情報の読み出し動作を
行なうための回路構成図、第４図は第３図に示した読み
出し回路の一具体例を示す回路構成図、第５図は第４図
の動作を示す電圧波形図、第６図は不揮発性半導体メモ
リセルの一従来例を示ず回路構成図、第７図は第６図の
パターン平面図である。 Ｃ図の主要な部分を表わす符号の説明〕３３．３５・・
・容量結合部 ４３．５５・・・Ｎ＋型拡散領域 ４５．６３・・・Ｎ型拡散領域 ４９．５９・・・フローティングゲート５１．５３・・
・可変容量部 特許出願人　　　日産自動車株式会社 １シ゛二一−一一　ｔ 第３図 ゝ７１ 第４図 第５図 第６図 ＧＮＤ　　　　　　　　　　　　ＧＮＤ第７図 手続ネｒｌｉ正書（自発） 昭和６１年３月２Ｐ日 特許庁長官　　　宇　買　道　部　殿 １、事件の表示　　　昭和６１年　特許願第９８４０号
２、発明の名称　　　不揮発性メモリセル３、補正をす
る者 °　　　事件との関係　特許出願人 住所（居所）　神奈川県横浜市神奈用区宝町２番地氏名
（名称）　　　（３９９）日産自動車株式会社代表者　
　久　米　　豊 ４、代理人 住　所　　　　〒１０５東京都港区虎ノ門１丁目２番３
丹虎ノ門第−ビル５階 （発送日　　昭和　　年　　月　　日）６、補正の対象 （１）明細書の「特許請求の範囲」の欄（２）　　明細
書の「発明の詳細な説明」の（薗７、補正の内容 （１）　　明細書の「特許請求の範囲」を別紙のように
補正する。 （２）　　明細書、第２頁第１１行目に、［・・・・・
・接続された容量結合部１７．１９・・・・・・Ｊとあ
るのを、 「・・・・・・接続されたフローディングゲートと容楢
結合部１７．１９・・・・・・」 と補正する。 （３）明細書、第２頁第１８行目乃至同頁束１９行目に
、 ［それぞれの容量結合部１７．１９に電荷が蓄積される
ことにより・・・・・・」 とあるのを、 「それぞれのフローティングゲートにおいで電荷の注入
又は放出が行なわれることにより・・・・・・Ｊ と補正する。 （４）明細用、第２頁第２０行目乃至第３頁第１行目に
、 「・・・・・・容量結合部１７．１９・・・・・・」と
あるのを、 「・・・・・・フローティングゲ−１−・・・・・・」
と補正する。 （５）　　明細書、第４頁第３行目乃至同頁第５行目に
、 ［・・・・・・、一対のフローティングゲート及びこの
フローディングゲートに対向して形成された不純物拡散
領域に保持される・・・・・・」とあるのを、 ［・・・・・・、一対のフローティングゲートに保持さ
れる・・・・・・ と補正する。 （６）　　明細書、第４頁第２０行目乃至第５頁第１行
目に、 「・・・・・・、一対の容母結合部３３．３５に・・・
・・・」とあるのを、 「・・・・・・、一対のフローティングゲート４９゜５
９に・・・・・・」 と補正する。 （７）　　明細書、第６頁第７行目に、「・・・・・・
フローティングゲート５９・・・・・・」とあるのを、 「・・・・・・フローティングゲート４９・・・・・・
」と補正する。 （８）　　明細用、第６頁第８行目に、［トンネル薄膜
領域１３・・・・・・］とあるのを、 「トンネル薄膜領域１５・・・・・・」と補正する。 （９）明細書、第６頁第１９行目に、 ［・・・・・・がそれぞれ形成・・・−・・」とあるの
を、 「・・・・・・がそれぞれ接続・・・・・・」と補正す
る。 （１ｏ）　　明細書、第７頁第２行目に、「・・・・・
・フローティングゲート４５・・・・・・」とあるのを
、 「・・・・・・フローティングゲート４９・・・・・・
」と補正する。 （１１）　　明細書、第７頁第３行目乃至同頁第４行目
に、 「・・・・・・Ｎ＋型拡散領域５５．６３・・・・・・
Ｊとあるのを、 ［・・・・・・Ｎ＋型拡散領域５５及びＮ型拡散領域６
３・・・・・・」 と補正する。 ■　明細書、第７頁第４行目乃至同頁第５行目に、 「・・・・・・Ｎ１型の拡散領域５５，６３は、・・・
・・・」とあるのを、 ［・・・・・・Ｎ＋型拡散領域５５及びＮ型拡散領域６
３は、・・・・・・」 と補正する。 ■　明細書、第７頁第１１行目に、 「・・・・・・Ｎ＋型の拡散領域４３．４５・・・・・
・」とあるのを、 「・・・・・・Ｎ＋型拡散領１！４３及びＮ型拡散領域
４５・・・・・・」 と補正する。 （陣　明細書、第７頁第１２行目に、 ［・・・・・・Ｎ＋型の拡散領域４３．４５・・・・・
・」とあるのを、 ［・・・・・・Ｎ＋型拡散領域４３及びＮ型拡散領域４
５・・・・・・」 と補正する。 （１つ　　明細書、第８頁第１４行目に、「フローティ
ングゲート４９は、」 とあるのを、 「フローティングゲ−１・５９は、」 と補正する。 ｏｅ　　ＤＪＪｍｉ、第８頁第１５行目乃至同頁用１６
行目に、 「フローティングゲート５９は・・・・・・」とあるの
を、 ［フローティングゲート４９は・・・・・・」と補正す
る。 ■　明細書、第９頁第２行目乃至同頁第３行目に、 「・・・・・・容量結合部３５にＧＮＰレベル、容量結
合部３３にＶｐｐレベルの・・・・・・」とあるのを、 「・・・・・・フローティングゲート４９に低電位レベ
ル、フローティングゲート５９に高電位レベルの・・・
・・・」 と補正する。 ８、添付書類の目録 特許請求の範囲　　　　　　　１通 以上 特許請求の範囲 一対のフローティングゲート及びこのフローティングゲ
ートに対向して形成された不純物拡散領域より成り、Ｕ
フローテインノ　−ト　に保持される電荷の有無に対応
して情報を不揮発に記憶する不揮発性メモリセルにおい
て、前記不純物拡散領域内にこの拡散領域の不純物濃度
より低濃度に形成され、前記フローティングゲートに保
持されたｆＦｉ荷帛に応じて空乏層の容ｊが変化する不
純物拡散領域を設けたことを特徴とする不揮発性メモリ
セル。

Claims (1)

【特許請求の範囲】
1. 一対のフローティングゲート及びこのフローティングゲ
   ートに対向して形成された不純物拡散領域に保持される
   電荷の有無に対応して情報を不揮発に記憶する不揮発性
   メモリセルにおいて、前記不純物拡散領域中にこの拡散
   領域の不純物濃度より低濃度に形成され、前記フローテ
   ィングゲートに保持された電荷量に応じて空乏層の容量
   が変化する不純物拡散領域を設けたことを特徴とする不
   揮発性メモリセル。