JPS62168069A - I.cソケツトへのi.cの装着検査方法 - Google Patents
I.cソケツトへのi.cの装着検査方法Info
- Publication number
- JPS62168069A JPS62168069A JP61008825A JP882586A JPS62168069A JP S62168069 A JPS62168069 A JP S62168069A JP 61008825 A JP61008825 A JP 61008825A JP 882586 A JP882586 A JP 882586A JP S62168069 A JPS62168069 A JP S62168069A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- terminals
- voltage
- current
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 title claims description 6
- 238000003780 insertion Methods 0.000 abstract description 4
- 230000037431 insertion Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野1
この発明は、I.CがI.Cソケットに装着されている
か否かを確実に判別するI.Cソケツi〜へのI.Cの
装着検査方法に関する。
か否かを確実に判別するI.Cソケツi〜へのI.Cの
装着検査方法に関する。
し発明の技術的背県]
近年の半導体技術の発展により、半導体集積回路(1,
0)は、電子装置の多機能化及び小型化を図るために、
各種の電子装置に用いられている。
0)は、電子装置の多機能化及び小型化を図るために、
各種の電子装置に用いられている。
例えば半導体チップがパッケージ内に封止されたデュア
ル・インライン・パッケージ(DIR)型のI.Cは、
通常基板に直接接続されて用いられていることが多い。
ル・インライン・パッケージ(DIR)型のI.Cは、
通常基板に直接接続されて用いられていることが多い。
しかしながら、このようにI.Cを基板に直接固定した
場合には、容易にI。
場合には、容易にI。
Cを取り外すことが困難となっている。
そこで、例えば容易にI.Cの交換を可能として基板に
実装する場合、あるいは、I.Cを一時的に固定して、
順次多くのI.Cを加工する場合には、I.Cの着脱を
自在に行なうことができるI.Cソケットを基板に固定
して、このI.CソケットにI.Cを装着することによ
り、I.Cの取り外しを容易に行なうようにしていた。
実装する場合、あるいは、I.Cを一時的に固定して、
順次多くのI.Cを加工する場合には、I.Cの着脱を
自在に行なうことができるI.Cソケットを基板に固定
して、このI.CソケットにI.Cを装着することによ
り、I.Cの取り外しを容易に行なうようにしていた。
このように、I.CがT、CソケットにB’ Wされて
用いられている場合に、r、CがI.Cソケットに装着
されているか否かの判別は、目視により行なわれていた
1、このため、I.CのI.Cソケットへの装着ミスが
発生するおそれがあり、例えば、I.CをI.Cソケッ
トにHMしてT、Cを検査する場合には、I.CのI.
Cソケットヘの未装着により、検査が確実に行なわれな
いという不具合が生じることになる。
用いられている場合に、r、CがI.Cソケットに装着
されているか否かの判別は、目視により行なわれていた
1、このため、I.CのI.Cソケットへの装着ミスが
発生するおそれがあり、例えば、I.CをI.Cソケッ
トにHMしてT、Cを検査する場合には、I.CのI.
Cソケットヘの未装着により、検査が確実に行なわれな
いという不具合が生じることになる。
また、エポキシ樹脂で封止されたI.Cを■。
Cソケットに装着することでI.Cを固定して、熱濃硫
酸をエポキシ樹脂の所定の位置に噴出させることにより
、エポキシ樹脂を溶解させて、I。
酸をエポキシ樹脂の所定の位置に噴出させることにより
、エポキシ樹脂を溶解させて、I。
C内部のチップを露出させる装置において、■。
CがI.Cソケットに装着されていない時に熱濃硫酸が
誤まって噴出された場合には、熱濃硫酸によりI.Cソ
ケットが(0傷するとともに、熱濃硫酸がI.Cソケッ
トの周辺部に接触するおそれがあり安全上問題となる。
誤まって噴出された場合には、熱濃硫酸によりI.Cソ
ケットが(0傷するとともに、熱濃硫酸がI.Cソケッ
トの周辺部に接触するおそれがあり安全上問題となる。
したがって、I.Cが■。
Cソケットに装着されているか否かを確実に判別する方
法が切望されていた。
法が切望されていた。
[発明の目的]
この発明は、上記に鑑みてなされたものであり、その目
的とするところは、I.CがI.Cソケットに装着され
ているか否かを確実かつ容易に判別することができるI
9CソケットへのI.Cの装着検査方法を提供すること
にある。
的とするところは、I.CがI.Cソケットに装着され
ているか否かを確実かつ容易に判別することができるI
9CソケットへのI.Cの装着検査方法を提供すること
にある。
[発明の概要]
上記目的を達成するために、この発明は、I。
Cの着脱が自在に行なわれ複数の端子を備えたI。
Cソケットの任意の端子間に交流電圧を供給して、電流
が前記任意の端子間に流れるか否かを検出することによ
りI.CがI.Cソケットに装着されているか否かを判
別することを要旨とする。
が前記任意の端子間に流れるか否かを検出することによ
りI.CがI.Cソケットに装着されているか否かを判
別することを要旨とする。
[発明の実施例]
以下、図面を用いてこの発明の詳細な説明する。
第1図はこの発明の実施例に係る半導体集積回路(1,
C)とこのI.Cが装着されるI.Cソケットを示して
いる。T、C1は内部チップが例えば樹脂等により封止
されて、対向するように複数のリードフレーム3が直線
上に配設された所謂デュアル・インライン・パッケージ
(DIR)型のI.Cである。I.Cソケット5はI.
C1のリードフレーム3と同じ数の差込み穴7が形成さ
れており、それぞれの差込み穴7にはI.Cソケット5
と外部とを電気的に接続するための端子9が備えられて
いる。I.Cソケット5は、第2図に示す如く、その差
込み穴7にI.CIのリードフレーム3が差込まれるこ
とにより、I.C1が着脱自在に装着されるようになっ
ており、I.C1がI.Cソケット5に装着されること
により、T、C1のリードフレーム3がI.Cソケット
5の端子9を介して外部と電気的に接続されるようにな
っている。
C)とこのI.Cが装着されるI.Cソケットを示して
いる。T、C1は内部チップが例えば樹脂等により封止
されて、対向するように複数のリードフレーム3が直線
上に配設された所謂デュアル・インライン・パッケージ
(DIR)型のI.Cである。I.Cソケット5はI.
C1のリードフレーム3と同じ数の差込み穴7が形成さ
れており、それぞれの差込み穴7にはI.Cソケット5
と外部とを電気的に接続するための端子9が備えられて
いる。I.Cソケット5は、第2図に示す如く、その差
込み穴7にI.CIのリードフレーム3が差込まれるこ
とにより、I.C1が着脱自在に装着されるようになっ
ており、I.C1がI.Cソケット5に装着されること
により、T、C1のリードフレーム3がI.Cソケット
5の端子9を介して外部と電気的に接続されるようにな
っている。
このように、I.C1をI.Cソケット5に装着して、
I.Cソケット5の端子9のうち任意の2木の端子9を
選択して、この選択された2木の端子9の間に数ボルト
程度の電圧を印加する。
I.Cソケット5の端子9のうち任意の2木の端子9を
選択して、この選択された2木の端子9の間に数ボルト
程度の電圧を印加する。
このような動作において、I.CIがT、Cソケッ1−
5に装着されている場合には、I.C1内部に11止さ
れたチップの基板を介して交流電圧が印加された端子間
に電流が流れることになる。したがって、この電流を検
出することにより、I。
5に装着されている場合には、I.C1内部に11止さ
れたチップの基板を介して交流電圧が印加された端子間
に電流が流れることになる。したがって、この電流を検
出することにより、I。
Cが【、Cソケットに装着されているか否かが判811
されることになる。
されることになる。
なお、この実施例においては、DIP型の■。
Cを用いたが、これに限定されるものではなく、例えば
フラットパッケージ型のI.CとこのI。
フラットパッケージ型のI.CとこのI。
Cを装着するI.Cパッケージにおいても実施すること
ができる。
ができる。
[発明の効果コ
以−り説明したように、この発明によれば、複数の端子
を備えたI.Cソケットの任意の端子間に交流電圧を印
加して、電流が前記任意の端子間に流れるか否かを検出
するようにしたので、所定の位置に配設されたリードフ
レームの機能がそれぞれ異なるI.Cにおいても、I.
CがI.Cソケットに装着されているか否かを正確かつ
容易に判別するI.CソケットへのI.Cの装着検査方
法を提供することができる。
を備えたI.Cソケットの任意の端子間に交流電圧を印
加して、電流が前記任意の端子間に流れるか否かを検出
するようにしたので、所定の位置に配設されたリードフ
レームの機能がそれぞれ異なるI.Cにおいても、I.
CがI.Cソケットに装着されているか否かを正確かつ
容易に判別するI.CソケットへのI.Cの装着検査方
法を提供することができる。
第1図はこの発明の一実施例に係るI.CとこのI.C
を装着するI.Cソケットを示す図、第2図はI.0が
装着されたI.Cソケッ1−を示す図である。 く図の主要な部分を表わず符号の説明)1・・・I.C 3・・・リードフレーム 5・・・I.Cソケット 7・・・差込み穴 9・・・端子 第1図 第2図
を装着するI.Cソケットを示す図、第2図はI.0が
装着されたI.Cソケッ1−を示す図である。 く図の主要な部分を表わず符号の説明)1・・・I.C 3・・・リードフレーム 5・・・I.Cソケット 7・・・差込み穴 9・・・端子 第1図 第2図
Claims (1)
- I.Cの着脱が自在に行なわれ複数の端子を備えたI.
Cソケットの任意の端子間に交流電圧を供給して、電流
が前記任意の端子間に流れるか否かを検出することによ
りI.CがI.Cソケットに装着されているか否かを判
別することを特徴とするI.CソケットへのI.Cの装
着検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61008825A JPS62168069A (ja) | 1986-01-21 | 1986-01-21 | I.cソケツトへのi.cの装着検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61008825A JPS62168069A (ja) | 1986-01-21 | 1986-01-21 | I.cソケツトへのi.cの装着検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62168069A true JPS62168069A (ja) | 1987-07-24 |
Family
ID=11703571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61008825A Pending JPS62168069A (ja) | 1986-01-21 | 1986-01-21 | I.cソケツトへのi.cの装着検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62168069A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593370A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体デイバイスの接触不良検出装置 |
-
1986
- 1986-01-21 JP JP61008825A patent/JPS62168069A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593370A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体デイバイスの接触不良検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010067427A (ko) | 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 | |
US7183775B2 (en) | Systems and methods for determining whether a heat sink is installed | |
JPS62168069A (ja) | I.cソケツトへのi.cの装着検査方法 | |
JPS62168070A (ja) | I.cソケツトへのi.cの装着検査方法 | |
JPS62168072A (ja) | I.cソケツトへのi.cの装着検査方法 | |
JPS62168071A (ja) | I.cソケツトへのi.cの装着検査方法 | |
US5768497A (en) | Emulator microcomputer unit | |
KR0129486Y1 (ko) | 전력전자 소자용 접속 장치 | |
JPH0658987A (ja) | バーンイン基板 | |
US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
JPS5910757Y2 (ja) | 集積回路素子の端子取付装置 | |
JPH04221884A (ja) | プリント基板 | |
JPS5846549Y2 (ja) | リ−ドレスパッケ−ジ用ソケットの構造 | |
KR0131748Y1 (ko) | 반도체 소자의 소켓장치 | |
KR200166710Y1 (ko) | Cob 형 반도체 칩의 번-인 보드 | |
JPH11258290A (ja) | 被試験基板アセンブリへの電源装置 | |
JP2000228567A (ja) | プリント基板構造における静電気回避方法 | |
JPH02162672A (ja) | Icソケット | |
JPH0982436A (ja) | 接続部を備えたピン・ソケット | |
JPS59138352A (ja) | 集積回路ソケツト | |
JPH02199856A (ja) | Ic用パッケージ | |
JPH04121772U (ja) | プリント基板 | |
JPH10144441A (ja) | 集積回路ソケット | |
JPH04165692A (ja) | 有機基板モジュール | |
JPH1154688A (ja) | 表面実装部品のリード端子 |