JPS62166540A - 誘電体分離型半導体装置及びその製造方法 - Google Patents

誘電体分離型半導体装置及びその製造方法

Info

Publication number
JPS62166540A
JPS62166540A JP61010402A JP1040286A JPS62166540A JP S62166540 A JPS62166540 A JP S62166540A JP 61010402 A JP61010402 A JP 61010402A JP 1040286 A JP1040286 A JP 1040286A JP S62166540 A JPS62166540 A JP S62166540A
Authority
JP
Japan
Prior art keywords
single crystal
type
semiconductor device
film
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61010402A
Other languages
English (en)
Inventor
Tatsuo Negoro
根来 達雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61010402A priority Critical patent/JPS62166540A/ja
Publication of JPS62166540A publication Critical patent/JPS62166540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体分離型半導体装置及びその製造方法に係
シ、特に高耐圧縦型電界効果トランジスタを含む集積回
路装置を構成する場合に適した誘電体分離型半導体装置
及びその製造方法に関する。
〔従来の技術〕
従来、この種の誘電体分離型の耐圧300V以上の縦型
電界効果トランジスタは、単結晶半導体島領域の抵抗率
に、n型で100cm以上、P型では300cm以上の
高いものを選び、第3図に示すように、単結晶半導体島
領域1の底面部及び側壁部に、同時に単結晶半導体島領
域と同じ導電型の高濃度拡散層を設けることによってオ
ン抵抗の低減をはかっている。
〔発明が解決しようとする問題点〕
しかしながら300V以上の高耐圧を得ようとすると、
空乏層を単結晶半導体島領域の深さの方向に伸ばす必要
があり、底面部の高濃度領域を除いて単結晶半導体島領
域の深さは30μm以上必要となる。この場合、誘電体
分離構造のオン抵抗の増大分の概算は次式で表わすこと
ができる。
ro=誘電体分離構造によるon抵抗増大分、A:縦型
電界効果トランジスタ素子の一辺の長さ、d:単結晶島
の深さ、 L:単結晶島端部からソース接合までの距離、θ:溝の
角度(100基板で111面の溝の場合は54.70)
、 Ps:高濃度n十層のps 従って側壁部におけるRonO増°大分は減少させずに
Ronを減少させる方法としてはpsを下げること及び
側壁部の高濃度拡散層の厚さを厚くすることである。側
壁部の高濃度拡散層を厚くする時、従来の方法では底面
部と側壁部とに同時に高濃度拡散層を形成するため、底
面部の高濃度領域も厚くなシ単結晶島が深くなシチップ
面積を増大させることKなる。又溝エッチ深さ、多結晶
成長厚の増大等、誘電体分離基板の製造方法も無駄が増
える。
〔問題点を解決するための手段〕
本発明の誘電体分離型半導体装置は半導体素子を有する
複数の単結晶半導体島領域を誘電体膜を介して多結晶半
導体で一体化した誘電体分離型半導体装置に於て、各島
領域が該誘電体膜に接する面に各単結晶半導体島領域と
同じ導電型の高濃度領域を備え、該高濃度領域のうち側
面部の高濃度領域が底面部の高濃度領域より厚く形成さ
れていることを特徴とする。
〔実施例〕
次に1本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
単結晶半導体島領域1にはn形10Ωcm以上の8iが
用いられている。単結晶半導体島領域1の側壁部には厚
い高濃度のn生鉱散層4が設けられている。このような
高濃度層により深い単結晶半導体島領域でも動作抵抗を
低くすることができる。単結晶半導体島領域の底部には
薄い高濃度のn生鉱散層5が設けられている。単結晶半
導体島領域1は絶縁膜6で他の単結晶半導体島領域1′
、1“と絶縁分離されており、各々は多結晶Si7で支
持されている。このような誘電体分離基板の単結晶半導
体島領域に縦型電界効果トランジスタを形成しである。
P拡散層9と単結晶島1との接合で高耐圧を出している
。P拡散層の内にn生鉱散層10が形成されておシ、縦
型電界効果トランジスタのチャンネル部が二重拡散によ
多形成されている。ドレイン電極16用のn生鉱散層1
1が、単結晶半導体島領域の側壁部4に接続して形成さ
れている。
単結晶半導体島領域1上には、ゲート酸化膜12、ポリ
シリゲート13、ゲート電極14、ソース電極15.1
5’、ドレイン電極16が設けられている。このような
構造をとると島の深さ方向の抵抗値が従来の構造より低
減される。
次に本発明の製造方法について第2図を参照して説明す
る。まず第2図(a)に示すようにn形、抵抗率100
cm以上の単結晶ウェハー100の表面を酸化して酸化
膜を形成し、フォトリングラフィ工程により選択的に酸
化膜2を残す。
次に第2図(b)に示すように、酸化膜2をマスクとし
てHF−HN0n系又はアルカリエッチにより深さ30
μm以上の溝を設ける。
次に第2図(C)に示すように、酸化膜2を単結晶半導
体島領域底面に不純物を拡散させない為のマスクとして
用い、アンチモン、リン、ヒ素等のn形不純物の拡散又
はイオン注入を行ないn生鉱散層4を設ける。第2図(
d)に示すように、酸化膜2をフン酸系のエツチング液
で除去した後全面にアンチモジ、リン、ヒ素等のn形不
純物を拡散又はイオン注入してn生鉱散層5を設ける。
そして、第2図(e)に示すように、n生鉱散層4.5
の表面を1〜3μm酸化し、絶縁分離用の酸化膜6を設
ける。最後に第2図げ)に示すように分離用の酸化膜6
の上に多結晶Si層7を4塩化シリコン又はトリクロル
シラン等のシランガスにより気相成長し研削ポリッシュ
して誘電体分離基板を得る。
このように従来の製造方法に較べ溝部への不純物拡散工
程が増えただけで工程上の増加は、はとんどない。
なお本実施例での説明では初期単結晶基板をn形とした
がP形でもよく、高濃度不純物にボロン、アルミ、ゲル
マニウム等を用いればよい。
〔発明の効果〕
以上説明したように本発明は、誘電体絶縁分″離型半導
体装置の単結晶半導体島領域の側面部に厚い高濃度領域
を設けるととKより、縦型電界効果トランジスタの動作
抵抗を低減させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の誘電体分離型半導体装置の
縦断面図、第2図は本発明の一実施例の製造方法を示す
各工程毎の縦断面図、第3図は従来の誘電体分離型半導
体装置の縦断面図である。 1・・・・・・単結晶Si、 2.6.8.12・・・
・・・酸化膜、3・・・・・・分離溝、4.5.10.
10’・・・・・・n生鉱散層、7.13・・・・・・
多結晶Si、9.9’・・・・・・P拡散層、14.1
5.15’、16・・・・・・l電極。 代理人 弁理士  内 原   晋1、−・筋2図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を有する複数の単結晶半導体島領域を
    誘電体膜を介して多結晶半導体で一体化した誘電体分離
    型半導体装置に於いて、各島領域が該誘電体膜に接する
    面に各単結晶半導体島領域と同じ導電型の高濃度領域を
    備え、該高濃度領域のうち、側壁部の高濃度領域が底面
    部より厚く形成されていることを特徴とする誘電体分離
    型半導体装置。
  2. (2)半導体基体の一主面を酸化し該酸化膜の一部を保
    護膜として該半導体基体に溝エッチングを行なう誘電体
    分離型半導体装置の製造方法に於いて、該保護膜を不純
    物拡散の保護膜として用い、該溝部に不純物拡散を施す
    ことを特徴とする誘電体分離型半導体装置の製造方法。
JP61010402A 1986-01-20 1986-01-20 誘電体分離型半導体装置及びその製造方法 Pending JPS62166540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61010402A JPS62166540A (ja) 1986-01-20 1986-01-20 誘電体分離型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61010402A JPS62166540A (ja) 1986-01-20 1986-01-20 誘電体分離型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS62166540A true JPS62166540A (ja) 1987-07-23

Family

ID=11749144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61010402A Pending JPS62166540A (ja) 1986-01-20 1986-01-20 誘電体分離型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS62166540A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4735718A (ja) * 1971-03-24 1972-11-25
JPS58164239A (ja) * 1982-03-24 1983-09-29 Nec Corp 誘電体分離基板及びその製造方法
JPS5917263A (ja) * 1982-07-20 1984-01-28 Nec Corp 誘電体分離基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4735718A (ja) * 1971-03-24 1972-11-25
JPS58164239A (ja) * 1982-03-24 1983-09-29 Nec Corp 誘電体分離基板及びその製造方法
JPS5917263A (ja) * 1982-07-20 1984-01-28 Nec Corp 誘電体分離基板の製造方法

Similar Documents

Publication Publication Date Title
US5164325A (en) Method of making a vertical current flow field effect transistor
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
JP3117426B2 (ja) 自己整合セルを有するmosゲート型デバイスおよびその製造方法
US20070111423A1 (en) Method of fabricating semiconductor device
JP2912508B2 (ja) 縦型mosトランジスタの製造方法
JPH0527976B2 (ja)
JPH1197674A (ja) 半導体装置及びその製造方法
JP2006186145A (ja) 半導体装置及びその製造方法
JP2002026323A (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法
JPH09321291A (ja) 半導体装置
JP2010080892A (ja) 半導体装置および半導体装置の製造方法
CN117080245A (zh) 一种功率半导体器件及其制备方法
JP2000260990A (ja) 高電圧素子及びその製造方法
JP2002299618A (ja) 半導体装置とその製造方法
KR100319615B1 (ko) 반도체 장치에서의 소자격리방법
JP3106757B2 (ja) Mos電界効果半導体装置の製造方法
GB2038088A (en) Semiconductor structures
JPS62166540A (ja) 誘電体分離型半導体装置及びその製造方法
JPH07283302A (ja) 半導体集積回路装置の製造方法
JP2007180244A (ja) 半導体装置及びその製造方法
JPH11317519A (ja) 半導体装置およびその製造方法
JPH02249277A (ja) 半導体装置
CN221150023U (zh) 一种功率半导体器件
JP3157245B2 (ja) 半導体装置およびその製造方法
JP2004063918A (ja) 横型mosトランジスタ