JPS5917263A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS5917263A JPS5917263A JP12617482A JP12617482A JPS5917263A JP S5917263 A JPS5917263 A JP S5917263A JP 12617482 A JP12617482 A JP 12617482A JP 12617482 A JP12617482 A JP 12617482A JP S5917263 A JPS5917263 A JP S5917263A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- parts
- high concentration
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高耐圧を有する集稍回路を構成するだめの誘
電体分離基板の製造方法に関するものである。
電体分離基板の製造方法に関するものである。
従来、誘電体分離基板において、分離用絶縁膜に囲まれ
た単結晶島と同じ導電型の高濃度領域を単結晶島の底部
及び側壁部に設けることは、コレクタ直列抵抗を下げる
こと、２チラルトランジスタのｈＦＥを上げること、基
板電位依存性を低減すること等の為に重要である。
た単結晶島と同じ導電型の高濃度領域を単結晶島の底部
及び側壁部に設けることは、コレクタ直列抵抗を下げる
こと、２チラルトランジスタのｈＦＥを上げること、基
板電位依存性を低減すること等の為に重要である。
第１図は従来の誘電体分離基板にＮ Ｐ Ｎ ）ランジ
スタのエミツタ層を拡散形成した段階の断面図である。
スタのエミツタ層を拡散形成した段階の断面図である。
図において、１はＮ型単結晶シリコン基板を元のままで
残留した形のコレクタ領域、２はＮ型高濃度領域、３は
分離用酸化膜、４は多結晶シリコンの支持基板層、５は
酸化膜、６はＰ型のペース領域、７はＮ型のエミッタ領
域、８はＮ＋コレクタ補償領域である。このような従来
の誘電体分離基板では、Ｎ型高濃度領域２は、単結晶島
１０の底部および側壁部共に厚さは同一である。
残留した形のコレクタ領域、２はＮ型高濃度領域、３は
分離用酸化膜、４は多結晶シリコンの支持基板層、５は
酸化膜、６はＰ型のペース領域、７はＮ型のエミッタ領
域、８はＮ＋コレクタ補償領域である。このような従来
の誘電体分離基板では、Ｎ型高濃度領域２は、単結晶島
１０の底部および側壁部共に厚さは同一である。
そして、分離用酸化膜３で囲まれた単結晶島１０のＮ型
高濃度領域２の厚さを厚くして、なお高耐圧を保持する
には、降伏電圧印加時にＮ型コレクタ領域１内に延びる
空乏層の幅程度の距離を確保するために、単結晶島１０
を深くする必要があシ、この深い単結晶島を形成するた
めに長時間の深い異方性エツチング、および、厚い多結
晶シリコン層の成長が必要となシ、このために多くの工
数を要すると共に集積密度は低下し、ベレットサイズが
大きくなるという欠点を有していた。
高濃度領域２の厚さを厚くして、なお高耐圧を保持する
には、降伏電圧印加時にＮ型コレクタ領域１内に延びる
空乏層の幅程度の距離を確保するために、単結晶島１０
を深くする必要があシ、この深い単結晶島を形成するた
めに長時間の深い異方性エツチング、および、厚い多結
晶シリコン層の成長が必要となシ、このために多くの工
数を要すると共に集積密度は低下し、ベレットサイズが
大きくなるという欠点を有していた。
本発明の目的は、このような従来の誘電体分離基板の欠
点を除去して、ベレットサイズを大きくすることなく、
シかも充分な高耐圧を保持できる誘電体分離基板の製造
方法を提供するにある。
点を除去して、ベレットサイズを大きくすることなく、
シかも充分な高耐圧を保持できる誘電体分離基板の製造
方法を提供するにある。
本発明は、分離用絶縁膜に囲まれた多数の一導電型単結
晶島を有する誘電体分離基板を製造するに際し、前記単
結晶島形成の母体となる一導電型単結晶半導体基板の一
面にエツチングにょシ多数の溝を形成し、この溝の間に
はさまれた前記単結晶島の底面となる部分に絶縁膜を形
成し、この絶縁膜を不完全マスクとして前記溝形成面か
ら拡散係数の小さな一導電型不純物をイオン注入法また
は拡散法によりドーピングして前記単結晶島の底面部に
浅く側壁部に深い一導電型高濃度領域を形成し、つぎに
前記溝形成面に分離用絶縁膜を形成した後、この絶縁膜
の上に支持基板層を堆積させ、しかる後前記単結晶半導
体基板の溝形成面と反対側の面を研削して、この研削面
に表面が露出する前記分離用絶縁膜で囲まれた多数の一
導電型単結晶島を形成することを含んでいる。
晶島を有する誘電体分離基板を製造するに際し、前記単
結晶島形成の母体となる一導電型単結晶半導体基板の一
面にエツチングにょシ多数の溝を形成し、この溝の間に
はさまれた前記単結晶島の底面となる部分に絶縁膜を形
成し、この絶縁膜を不完全マスクとして前記溝形成面か
ら拡散係数の小さな一導電型不純物をイオン注入法また
は拡散法によりドーピングして前記単結晶島の底面部に
浅く側壁部に深い一導電型高濃度領域を形成し、つぎに
前記溝形成面に分離用絶縁膜を形成した後、この絶縁膜
の上に支持基板層を堆積させ、しかる後前記単結晶半導
体基板の溝形成面と反対側の面を研削して、この研削面
に表面が露出する前記分離用絶縁膜で囲まれた多数の一
導電型単結晶島を形成することを含んでいる。
本発明によれば、単結晶島をＮ型とすれば、この単結晶
島の底面に薄いＮ 型領域が、側壁部には厚いＮ 型領
域が形成されるので、単結晶島表面よりＰ型不純物の拡
散によυ形成されたＰ型半導体層の作るＰＮ接合位置か
ら底部のＮ 領域まで所定の高耐圧を得るのに充分な距
離を確保することができ、それにより、集積密度が高く
、ベレットサイズの小さい誘電体分離基板が歩留りよく
得られる。
島の底面に薄いＮ 型領域が、側壁部には厚いＮ 型領
域が形成されるので、単結晶島表面よりＰ型不純物の拡
散によυ形成されたＰ型半導体層の作るＰＮ接合位置か
ら底部のＮ 領域まで所定の高耐圧を得るのに充分な距
離を確保することができ、それにより、集積密度が高く
、ベレットサイズの小さい誘電体分離基板が歩留りよく
得られる。
つぎに本発明を実施例によυ説明する。
第２図は本発明方法による誘電体分離基板にＮＰＮ）シ
ンジスタを形成しコンタクトのフォトリングラフィを終
了した段階の断面図であり、第１図の従来のものと比べ
ると、第１図に示した高濃度Ｎ型領域２の厚さは単結晶
島１０の底面部および側壁部共に同一厚さであったのに
対し、第２図では、側壁部のＮ型高濃度領域２ｂは厚く
し、底面部のＮ型高沙度領域２ａは薄くしている。この
ようにすることによって、単結晶島２０は浅くとも制圧
は高く、集積密度も高くベレットサイズが小さくなる。
ンジスタを形成しコンタクトのフォトリングラフィを終
了した段階の断面図であり、第１図の従来のものと比べ
ると、第１図に示した高濃度Ｎ型領域２の厚さは単結晶
島１０の底面部および側壁部共に同一厚さであったのに
対し、第２図では、側壁部のＮ型高濃度領域２ｂは厚く
し、底面部のＮ型高沙度領域２ａは薄くしている。この
ようにすることによって、単結晶島２０は浅くとも制圧
は高く、集積密度も高くベレットサイズが小さくなる。
第３図（ａ）ないしくｅ）は本発明方法を説明するだめ
の工程順の断面図である。第３図（ａ）は単結晶Ｎ型シ
リコン（１００）基板１１に酸化膜１２を設けた状態を
示す。同図（ｂ）はフォトリングラフィによシ酸化膜１
２を選択的に除去し、異方性エツチングによりＶ字溝１
３を形成した図、同図（Ｃ）は、基板全面に酸化膜を形
成後、フォトリングラフィなどにより、単結晶島の底面
部に該当する部分に酸化膜１４を残し、さらに、単結晶
Ｎ型（１００）基板１１に拡散係数の小さな、Ａ８また
はＳｂなどの不純物を拡散またはイオン注入し、酸化膜
１４によシネ完全のマスクされた単結晶島２０の底面部
に該当する部分には、酸化膜１４を通して浅いＮ型高濃
度領域２ａ、伺んらのマスクのないＶ字溝１３の内面の
単結晶島２０の側壁部に該当する部分には深いＮ型高濃
度領域２ｂを形成した図である。つぎに、同図（ｄ）の
ように、Ｎ型窩＃度領域２ａ。
の工程順の断面図である。第３図（ａ）は単結晶Ｎ型シ
リコン（１００）基板１１に酸化膜１２を設けた状態を
示す。同図（ｂ）はフォトリングラフィによシ酸化膜１
２を選択的に除去し、異方性エツチングによりＶ字溝１
３を形成した図、同図（Ｃ）は、基板全面に酸化膜を形
成後、フォトリングラフィなどにより、単結晶島の底面
部に該当する部分に酸化膜１４を残し、さらに、単結晶
Ｎ型（１００）基板１１に拡散係数の小さな、Ａ８また
はＳｂなどの不純物を拡散またはイオン注入し、酸化膜
１４によシネ完全のマスクされた単結晶島２０の底面部
に該当する部分には、酸化膜１４を通して浅いＮ型高濃
度領域２ａ、伺んらのマスクのないＶ字溝１３の内面の
単結晶島２０の側壁部に該当する部分には深いＮ型高濃
度領域２ｂを形成した図である。つぎに、同図（ｄ）の
ように、Ｎ型窩＃度領域２ａ。
２ｂの形成された面に分離用酸化膜３を形成する。
つぎに同図（ｅ）のように、分離用酸化膜３の上に支持
基板層とし、ての多結晶シリコン層４を四塩化シリコン
またはトリク゛ロールシランなどのガスにょシ気相成長
で形成し、さらに研削線１５までの研削、ゲ１削面の研
摩を旅ずことにょシ、分離用酸化膜３で囲まれたＮ型単
結晶島２ｏの表面がこの研削面に露出される。
基板層とし、ての多結晶シリコン層４を四塩化シリコン
またはトリク゛ロールシランなどのガスにょシ気相成長
で形成し、さらに研削線１５までの研削、ゲ１削面の研
摩を旅ずことにょシ、分離用酸化膜３で囲まれたＮ型単
結晶島２ｏの表面がこの研削面に露出される。
なお、上記実施例の説明でｔ、Ｊｌ、Ｎバリを一導電型
として説明したが、Ｐ型を一導電型とし、Ｎ型を反対導
電型としても本発明が成り立つのはいうまでもない。
として説明したが、Ｐ型を一導電型とし、Ｎ型を反対導
電型としても本発明が成り立つのはいうまでもない。
第１図は従来の誘電体分離基板にＮＰＮ）ランジスクを
形成した状態の断面図、第２図は本発明の一実施例に係
る誘電体分離基板にＮＰＮ）ランジスタを形成した状態
の断面図、第３図（ａ）ないしくｅ）は本発明方法の製
造工程順の断面図である。 雌用酸化膜（絶縁膜）、４・・・・・・多結晶シリコン
の支持基板層、６・・・・・ペース領域１，７・・・・
・・エミッタ領域、８・・・・・・コレクタ補償領域、
１０．２０・・・・・・単結晶島、１１・・・・・・単
結晶Ｎ＾リシリコン基板、１２・・・・・・酸化膜、１
３・・・・・・７字溝、１４・・・・・・不完全マスク
用絶ＲＰ 第 １ 図 ０ 第２区 ＋Ｉ’ （ｌＤ） ３図
形成した状態の断面図、第２図は本発明の一実施例に係
る誘電体分離基板にＮＰＮ）ランジスタを形成した状態
の断面図、第３図（ａ）ないしくｅ）は本発明方法の製
造工程順の断面図である。 雌用酸化膜（絶縁膜）、４・・・・・・多結晶シリコン
の支持基板層、６・・・・・ペース領域１，７・・・・
・・エミッタ領域、８・・・・・・コレクタ補償領域、
１０．２０・・・・・・単結晶島、１１・・・・・・単
結晶Ｎ＾リシリコン基板、１２・・・・・・酸化膜、１
３・・・・・・７字溝、１４・・・・・・不完全マスク
用絶ＲＰ 第 １ 図 ０ 第２区 ＋Ｉ’ （ｌＤ） ３図
Claims (1)
- 分離用絶縁膜で囲まれた多数の一導電型単結晶島を有す
る誘電体分離基板を製造するに際し、前記単結晶島形成
の母体となる一導電型単結晶半導体基板の一面に多数の
溝を形成し、この溝の間にはさまれた前記単結晶島の底
面となる部分に絶縁膜を形成し、この絶縁膜を不完全マ
スクとして前記溝形成面から拡散係数の小さな一導電型
不純物をイオン注入法または拡散法によυドーピングし
て前記単結晶島の底面部に浅く側壁部に深く一導電型高
濃度領域を形成し、つぎに前記溝形成面に分離用絶縁膜
を形成することを特徴とする誘電体分離基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617482A JPS5917263A (ja) | 1982-07-20 | 1982-07-20 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12617482A JPS5917263A (ja) | 1982-07-20 | 1982-07-20 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917263A true JPS5917263A (ja) | 1984-01-28 |
| JPS6244853B2 JPS6244853B2 (ja) | 1987-09-22 |
Family
ID=14928507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12617482A Granted JPS5917263A (ja) | 1982-07-20 | 1982-07-20 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917263A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166540A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 誘電体分離型半導体装置及びその製造方法 |
| JPS6436931A (en) * | 1987-07-09 | 1989-02-07 | United Technologies Corp | Bearing support structure strut for gas turbine engine |
| US4923820A (en) * | 1985-09-18 | 1990-05-08 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222956U (ja) * | 1988-07-30 | 1990-02-15 |
-
1982
- 1982-07-20 JP JP12617482A patent/JPS5917263A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4923820A (en) * | 1985-09-18 | 1990-05-08 | Harris Corporation | IC which eliminates support bias influence on dielectrically isolated components |
| JPS62166540A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 誘電体分離型半導体装置及びその製造方法 |
| JPS6436931A (en) * | 1987-07-09 | 1989-02-07 | United Technologies Corp | Bearing support structure strut for gas turbine engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244853B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US4339767A (en) | High performance PNP and NPN transistor structure | |
| JP3372557B2 (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| US5557134A (en) | Dielectric isolated type semiconductor device | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US5250461A (en) | Method for dielectrically isolating integrated circuits using doped oxide sidewalls | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| JP3223693B2 (ja) | バイポーラ素子 | |
| US20050035431A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| EP0418737B1 (en) | Method of manufacturing a semiconductor substrate dielectric isolating structure | |
| JPS5917263A (ja) | 誘電体分離基板の製造方法 | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| US3974516A (en) | Method of manufacturing a semiconductor device having at least one insulated gate field effect transistor, and semiconductor device manufactured by using the method | |
| US4056414A (en) | Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JP4056218B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0421343B2 (ja) | ||
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| KR940010920B1 (ko) | Soi 구조의 반도체 장치 제조 방법 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH05259266A (ja) | 集積回路装置用誘電体分離ウエハおよびその製造方法 | |
| US5328856A (en) | Method for producing bipolar transistors having polysilicon contacted terminals | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 |