JPS62165965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62165965A JPS62165965A JP834986A JP834986A JPS62165965A JP S62165965 A JPS62165965 A JP S62165965A JP 834986 A JP834986 A JP 834986A JP 834986 A JP834986 A JP 834986A JP S62165965 A JPS62165965 A JP S62165965A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- transistor
- diode
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
くイ〉産業上の利用分野
本発明は半導体装置、特にトランジスタ等の保護ダイオ
ードに関するものである。
ードに関するものである。
（ロ）従来の技術
電子回路に於て、トランジスタはダイオードと接続した
形で良く使われる。例えば第４図の如くスイッチング回
路において、トランジスタがＯＮ状態の時にＬ負荷に蓄
積されたエネルギーがＯＦＦの瞬間トランジスタのコレ
クタ・エミ・７タ間を通る。このスパイク電圧がトラン
ジスタを／くンチスルーさせトランジスタを破壊させる
ことがある。その時にダイオードがＯＮしス／くイク電
圧を減少させるものである。
形で良く使われる。例えば第４図の如くスイッチング回
路において、トランジスタがＯＮ状態の時にＬ負荷に蓄
積されたエネルギーがＯＦＦの瞬間トランジスタのコレ
クタ・エミ・７タ間を通る。このスパイク電圧がトラン
ジスタを／くンチスルーさせトランジスタを破壊させる
ことがある。その時にダイオードがＯＮしス／くイク電
圧を減少させるものである。
この様な回路を組立てる時は、一般に配線基板上にトラ
ンジスタチップとダイオ−トチ・ノブを半田付けして電
子回路等を組立ててｌ、）だ。
ンジスタチップとダイオ−トチ・ノブを半田付けして電
子回路等を組立ててｌ、）だ。
しかし上述の如き方法では組立て工数や単価等が増える
ため特開昭５７−１５４６６号公報のようにトランジス
タとダイオードをワンチ・７ブ化することがおこなわれ
ており、Ｎ型のシリコン基板（２１）の−主面にベース
となる２つのＰ型拡散領域（２２）（２２）を形成し、
各Ｐ壁領域（２２）の表面の一部にエミッタとなるＮ１
型拡ｊ）ｋ領域（２３）（２３）を形成して、一方側を
ＮＰＮ型トランジスタとする電極ベース（２４）、エミ
ッタ（２５）を設け、他方（）ＩＩＩは］レクタとベー
スを電極材（アルミニウム）により短絡させ、エミッタ
上に端子を設けてダイオード（２６）とすることにより
一つのチップ内に形成してい／二 。
ため特開昭５７−１５４６６号公報のようにトランジス
タとダイオードをワンチ・７ブ化することがおこなわれ
ており、Ｎ型のシリコン基板（２１）の−主面にベース
となる２つのＰ型拡散領域（２２）（２２）を形成し、
各Ｐ壁領域（２２）の表面の一部にエミッタとなるＮ１
型拡ｊ）ｋ領域（２３）（２３）を形成して、一方側を
ＮＰＮ型トランジスタとする電極ベース（２４）、エミ
ッタ（２５）を設け、他方（）ＩＩＩは］レクタとベー
スを電極材（アルミニウム）により短絡させ、エミッタ
上に端子を設けてダイオード（２６）とすることにより
一つのチップ内に形成してい／二 。
〈ハ）発明が解決しようとする問題点
ト述の如き構成にあるダイオード（２６）は、スパイク
電圧により破壊されるトランジスタの保護素子として次
の性能が要求される。
電圧により破壊されるトランジスタの保護素子として次
の性能が要求される。
先ず応答速度が速いこと、スパイクに強いこと、ダイオ
ードとＰ型のショットキ電極とでトランジスタ動作をし
ないこと等である。
ードとＰ型のショットキ電極とでトランジスタ動作をし
ないこと等である。
しかし上述の構成のダイオード（２６）ではこの要求を
すべて満足することは非常に知しい。
すべて満足することは非常に知しい。
＜二〉問題点を解決するための手段
本発明は斯上の問題点に鑑みてなされ、保護ダイオード
（３）とトランジスタ（２）を１チップに形成した半導
体装置（１）に於いて、前記半導体基板（４）ｋ：、に
形成される一導電型の第１の拡散領域（５）と、該第１
の拡散領域〈５〉内に形成されるショットキ接合電極（
６）と、該ショットキ接合電極（６）の周辺に形成され
る逆導電型および一導電型（の−、＋ｒｃ拡散領域（７
）（８）と、前記半導体基板（４）に形成される。トラ
ンジスタ（２）と、前記二重拡散領域（７）（８）の一
部である一導電型の拡散領域（８）と前記ｌ・ランジス
タのコレクタ（９）とを接続するオーミ・・り電極（１
０）とを備え、前記トランジスタのベース拡散領域（１
１）よりも深く形成された第１の拡散領域（５）と、前
記二重拡散領域（７）（８）で形成されたツェナーダイ
オードとを具備することで解決するものである。
（３）とトランジスタ（２）を１チップに形成した半導
体装置（１）に於いて、前記半導体基板（４）ｋ：、に
形成される一導電型の第１の拡散領域（５）と、該第１
の拡散領域〈５〉内に形成されるショットキ接合電極（
６）と、該ショットキ接合電極（６）の周辺に形成され
る逆導電型および一導電型（の−、＋ｒｃ拡散領域（７
）（８）と、前記半導体基板（４）に形成される。トラ
ンジスタ（２）と、前記二重拡散領域（７）（８）の一
部である一導電型の拡散領域（８）と前記ｌ・ランジス
タのコレクタ（９）とを接続するオーミ・・り電極（１
０）とを備え、前記トランジスタのベース拡散領域（１
１）よりも深く形成された第１の拡散領域（５）と、前
記二重拡散領域（７）（８）で形成されたツェナーダイ
オードとを具備することで解決するものである。
くホ）作用
前記半導体基板（４）上に形成される一導電型の拡散領
域（５）と、該拡散領域（５）内に形成さｔ′シるショ
ットキ接合電極（６）とでショットキ・ハ１１ア・ダイ
オードを形成している。前記シ・１ツト・キ・バリア・
ダイオードは逆回復時間ｔｒｒが非常に小さいため応答
速度が非常に速い。
域（５）と、該拡散領域（５）内に形成さｔ′シるショ
ットキ接合電極（６）とでショットキ・ハ１１ア・ダイ
オードを形成している。前記シ・１ツト・キ・バリア・
ダイオードは逆回復時間ｔｒｒが非常に小さいため応答
速度が非常に速い。
また前記ショットキ接合電極＜６）の周辺に形成される
逆導電型および一導電型の二重拡散領域（７）（８）と
、該二重拡散領域（７）（８）の一部である一導電型の
拡散領域（８）表面で形成されるオーミンク電極（１０
）とを備え、前記二重拡散領域（７０８）でツェナーダ
イオードを形成している。前記ツェナーダイオードのツ
ェナー電圧■２を例えば２ｖｃｃ＜ Ｖ ２＜ ３ Ｖ
ｃｃの範囲とすることで逆向きサージに弱い前記ショッ
トキ・バリア・ダイオードを保護（１１、スパイクに強
くなる。
逆導電型および一導電型の二重拡散領域（７）（８）と
、該二重拡散領域（７）（８）の一部である一導電型の
拡散領域（８）表面で形成されるオーミンク電極（１０
）とを備え、前記二重拡散領域（７０８）でツェナーダ
イオードを形成している。前記ツェナーダイオードのツ
ェナー電圧■２を例えば２ｖｃｃ＜ Ｖ ２＜ ３ Ｖ
ｃｃの範囲とすることで逆向きサージに弱い前記ショッ
トキ・バリア・ダイオードを保護（１１、スパイクに強
くなる。
患には前記）−ランシスタのベース拡散領域（１１）よ
りも深く形成された第１の拡散領域（５）により、ダイ
オードとＰ型のショットキ電極＜６）とで形成されてし
まうトランジスタの動作を防止できる。
りも深く形成された第１の拡散領域（５）により、ダイ
オードとＰ型のショットキ電極＜６）とで形成されてし
まうトランジスタの動作を防止できる。
（へ）実施例
本発明は第３図の等価回路をフンチップ化したイ）ので
あり、以下に実施例を第１図を参照しながら説明する。
あり、以下に実施例を第１図を参照しながら説明する。
第１図に示す如く、Ｐ＋型の半導体基板上に例λばエピ
タキシャル成長法で形成されＰ−型のエピタキシャル層
〈４）と、 該エピタキシャル層（４）上に形成きれている熱酸化膜
（１２）に、写真蝕刻法等でＮ−型の拡散領域（５）部
を開口し、開口部を介して形成されるＮ −＋Ｈ２の拡
散領域（５）と、 該Ｎ−型の拡散領域（５）の周辺に、例えば不純物であ
るリンをイオン注入法で注入し、形成されるＮ＋型の拡
散領域（８）と、ここでこのイオン注入条件は印加電圧
１００ ＫｅＶ、ドーズ量３Ｘ １０”ｃｍ−”とする
、 前記Ｎ゛型の拡散領域（８）表面上におけ６熱酸化膜の
一部を写真蝕刻法で開口し、前記開１コ部を介して前記
Ｎ＋型の拡散領域（８〉の内側周辺に、例えば不純物と
してＢＮをソースとする拡散で形成きれるＰ＋型の拡散
領域（７）と、ここで拡散温度は１１００°Ｃとする、 前記エピタキシャル層上に熱拡散法等で形成きれるベー
ス領域となるＮ−型の拡散領域（１１）と、該ベース領
域となるＮ−型の拡散領域（１１〉内に熱拡散法等で形
成されるエミッタ領域となるＰ“型の拡散領域（１３）
と、 前記Ｎ＋型の拡散領域（８）の一部とトランジスタのコ
レクク領域となるＰ−型の拡散領域り９〉とを蒸着によ
り電気的に接続するように形成されたアルミニウム電極
（１０）と、ここで前記アルミニウム電極（１０〉は５
００〜５５０°Ｃでアロイ化されオーミンク電極となる
、 前記Ｐ＋型の拡散領域（７）の内側周辺の領域に形成さ
れるショットキ・バリア層（６）と、ここで金属はモリ
ブデン、タングステン、白金等で４５０〜５００ ′Ｃ
−Ｃ金属−シリサイド層を形成し、ショットキ・バリア
電極（６）を作る。
タキシャル成長法で形成されＰ−型のエピタキシャル層
〈４）と、 該エピタキシャル層（４）上に形成きれている熱酸化膜
（１２）に、写真蝕刻法等でＮ−型の拡散領域（５）部
を開口し、開口部を介して形成されるＮ −＋Ｈ２の拡
散領域（５）と、 該Ｎ−型の拡散領域（５）の周辺に、例えば不純物であ
るリンをイオン注入法で注入し、形成されるＮ＋型の拡
散領域（８）と、ここでこのイオン注入条件は印加電圧
１００ ＫｅＶ、ドーズ量３Ｘ １０”ｃｍ−”とする
、 前記Ｎ゛型の拡散領域（８）表面上におけ６熱酸化膜の
一部を写真蝕刻法で開口し、前記開１コ部を介して前記
Ｎ＋型の拡散領域（８〉の内側周辺に、例えば不純物と
してＢＮをソースとする拡散で形成きれるＰ＋型の拡散
領域（７）と、ここで拡散温度は１１００°Ｃとする、 前記エピタキシャル層上に熱拡散法等で形成きれるベー
ス領域となるＮ−型の拡散領域（１１）と、該ベース領
域となるＮ−型の拡散領域（１１〉内に熱拡散法等で形
成されるエミッタ領域となるＰ“型の拡散領域（１３）
と、 前記Ｎ＋型の拡散領域（８）の一部とトランジスタのコ
レクク領域となるＰ−型の拡散領域り９〉とを蒸着によ
り電気的に接続するように形成されたアルミニウム電極
（１０）と、ここで前記アルミニウム電極（１０〉は５
００〜５５０°Ｃでアロイ化されオーミンク電極となる
、 前記Ｐ＋型の拡散領域（７）の内側周辺の領域に形成さ
れるショットキ・バリア層（６）と、ここで金属はモリ
ブデン、タングステン、白金等で４５０〜５００ ′Ｃ
−Ｃ金属−シリサイド層を形成し、ショットキ・バリア
電極（６）を作る。
前記Ｎ−型の拡散領域（１１）とＰ１型の拡散領域（１
３〉とに夫れ去れ形成されるベースおよびエミッタ電極
とにより構成される。
３〉とに夫れ去れ形成されるベースおよびエミッタ電極
とにより構成される。
ここで本発明の第１および第２の特徴は第３図に示す如
く、ショットキ・バリア・ダイオードがあり、また該シ
ョットキ・バリア・ダイオードと並列に接読され、前記
Ｐ＋型の拡散領域（７）と前記Ｎ４型の拡散領域（８）
とで構成される二重拡散領域（７）（８）により形成さ
れるツェナーダイオードがある。
く、ショットキ・バリア・ダイオードがあり、また該シ
ョットキ・バリア・ダイオードと並列に接読され、前記
Ｐ＋型の拡散領域（７）と前記Ｎ４型の拡散領域（８）
とで構成される二重拡散領域（７）（８）により形成さ
れるツェナーダイオードがある。
前記Ｎ−型の拡散領域（５）と、該Ｎ−型の拡散領域（
５）内に形成されるショットキ接合電極（６〉とでショ
ットキ・バリア・ダイオードを形成しており、このショ
ットキ・バリア・ダイオードは逆回復時間ｔｒｒが非常
に小さいため応答速度が非常に速い。
５）内に形成されるショットキ接合電極（６〉とでショ
ットキ・バリア・ダイオードを形成しており、このショ
ットキ・バリア・ダイオードは逆回復時間ｔｒｒが非常
に小さいため応答速度が非常に速い。
また二重拡散領域（７）（８）により形成されるツェナ
ーダイオードのツェナー電圧■２を２Ｖｃｃ＜Ｖｚ＜３
Ｖｃｃの範囲となるように不純物濃度を制御する。従っ
て逆サージに弱い前記ショッ１ヘキ・バリア・ダイオー
ドを保護できるようになる。
ーダイオードのツェナー電圧■２を２Ｖｃｃ＜Ｖｚ＜３
Ｖｃｃの範囲となるように不純物濃度を制御する。従っ
て逆サージに弱い前記ショッ１ヘキ・バリア・ダイオー
ドを保護できるようになる。
また第３の特徴としては前記）・ランジスタのベース拡
散領域（１１）よりも深く形成された第】の拡散領域（
５〉にある。
散領域（１１）よりも深く形成された第】の拡散領域（
５〉にある。
つまり第１の拡散領域＜５）を深く形成すると、注入き
れる電子がベース内部で再結合により失われ、Ｐ型のシ
ョットキ電極（６）、Ｎ−型の拡散領域、Ｐ型の半導体
基板（５バ４）で形成されるトランジスタの動作を防止
できる。
れる電子がベース内部で再結合により失われ、Ｐ型のシ
ョットキ電極（６）、Ｎ−型の拡散領域、Ｐ型の半導体
基板（５バ４）で形成されるトランジスタの動作を防止
できる。
（ト）発明の効果
以上の説明からも明らかな如く、前記ショットキ・バリ
ア・ダイオードと、該ショットキ・バリア・ダイオード
と並列接続され、前記二重拡散領域（７）（８）により
形成されるツェナーダイオードと、前記トランジスタの
ベース拡散領域（１１）よりも深く形成された第１の拡
散領域（５）とにより、応答速度が速く、スパイクに強
く、更にはＰ型のショットキ電極（６）、Ｎ−型の拡散
領域、Ｐ型の半導体基板（５）（４）で形成される１〜
ランジスタの動作を防止できる。
ア・ダイオードと、該ショットキ・バリア・ダイオード
と並列接続され、前記二重拡散領域（７）（８）により
形成されるツェナーダイオードと、前記トランジスタの
ベース拡散領域（１１）よりも深く形成された第１の拡
散領域（５）とにより、応答速度が速く、スパイクに強
く、更にはＰ型のショットキ電極（６）、Ｎ−型の拡散
領域、Ｐ型の半導体基板（５）（４）で形成される１〜
ランジスタの動作を防止できる。
従ってトランジスタ特性にあったダイオードをトランジ
スタと一緒にワンチップ化することで、組立て工数を減
少でき、更には単価も安くできる。
スタと一緒にワンチップ化することで、組立て工数を減
少でき、更には単価も安くできる。
第１図は本発明の一実施例であり半導体装置の断面図、
第２図は従来の半導体装置の断面図、第３図は本発明の
半導体装置の等価回路図、第４図はスイッチング回路を
示す図である。 ＜１）は半導体装置、（２）はトランジスタ、（３）は
保護ダイオード、（４）は半導体基板、（５）は第１の
拡散領域、（６）はショットキ接合電極、（７）は逆導
電型の拡散領域、（８）は−導電型の拡散領域、（９）
はコレクタ、（１０）はオーミック電極、（１１）はへ
−ス、（１２）は酸化膜、（１３）はエミッタである。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第３１ｍ 第４図
第２図は従来の半導体装置の断面図、第３図は本発明の
半導体装置の等価回路図、第４図はスイッチング回路を
示す図である。 ＜１）は半導体装置、（２）はトランジスタ、（３）は
保護ダイオード、（４）は半導体基板、（５）は第１の
拡散領域、（６）はショットキ接合電極、（７）は逆導
電型の拡散領域、（８）は−導電型の拡散領域、（９）
はコレクタ、（１０）はオーミック電極、（１１）はへ
−ス、（１２）は酸化膜、（１３）はエミッタである。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第３１ｍ 第４図
Claims (1)
- （１）保護ダイオードとトランジスタを１チップに形成
した半導体装置に於いて、前記半導体基板上に形成され
る一導電型の第１の拡散領域と、該第１の拡散領域内に
形成されるショットキ接合電極と、該ショットキ接合電
極の周辺に形成される逆導電型および一導電型の二重拡
散領域と、前記半導体基板に形成されるトランジスタと
、前記二重拡散領域の一部である一導電型の拡散領域と
前記トランジスタのコレクタとを接続するオーミック電
極とを備え、前記トランジスタのベース拡散領域よりも
深く形成された第１の拡散領域と、前記二重拡散領域で
形成されたツェナーダイオードとを具備することを特徴
とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP834986A JPS62165965A (ja) | 1986-01-17 | 1986-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP834986A JPS62165965A (ja) | 1986-01-17 | 1986-01-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165965A true JPS62165965A (ja) | 1987-07-22 |
Family
ID=11690745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP834986A Pending JPS62165965A (ja) | 1986-01-17 | 1986-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086324A (en) * | 1988-07-11 | 1992-02-04 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US5171696A (en) * | 1988-11-07 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
-
1986
- 1986-01-17 JP JP834986A patent/JPS62165965A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086324A (en) * | 1988-07-11 | 1992-02-04 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US5171696A (en) * | 1988-11-07 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595941A (en) | Protection circuit for integrated circuit devices | |
| US5536958A (en) | Semiconductor device having high voltage protection capability | |
| JP3074736B2 (ja) | 半導体装置 | |
| JPS6358380B2 (ja) | ||
| JPH0669501A (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPH0324791B2 (ja) | ||
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| JP2834485B2 (ja) | バイポーラ・トランジスタ | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| US6791123B2 (en) | ESD protection element | |
| JPS62165965A (ja) | 半導体装置 | |
| TW454251B (en) | Diode structure used in silicide process | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPS62179756A (ja) | 半導体装置 | |
| CA1161968A (en) | Protection circuit for integrated circuit devices | |
| JPS62165978A (ja) | 保護ダイオ−ド | |
| JPS62179142A (ja) | 半導体装置 | |
| JPS62165967A (ja) | 半導体装置 | |
| JPS62165966A (ja) | 半導体装置 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP2754947B2 (ja) | 半導体装置 |