JPS62165952A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62165952A JPS62165952A JP746986A JP746986A JPS62165952A JP S62165952 A JPS62165952 A JP S62165952A JP 746986 A JP746986 A JP 746986A JP 746986 A JP746986 A JP 746986A JP S62165952 A JPS62165952 A JP S62165952A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- ion
- phosphorus
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 10
- 230000001133 acceleration Effects 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 9
- 238000000137 annealing Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 5
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 229910019213 POCl3 Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 description 28
- 229910052698 phosphorus Inorganic materials 0.000 description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 26
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- -1 phosphorus ion Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 244000201986 Cassia tora Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的1
(産業上の利用分野)
本発明は半導体装置の製造方法に関し、特に第1配線層
と第2配線層とのコンタクトの形成に際しイオン注入技
術を利用した界面自然酸化膜ミキシング技術を用いたも
のである。
と第2配線層とのコンタクトの形成に際しイオン注入技
術を利用した界面自然酸化膜ミキシング技術を用いたも
のである。
(従来の技術)
従来、半導体装置は例えば第6図に示す如く製造される
。まず、半導体基板1上に絶縁膜2を介して多結晶シリ
コン層を形成する。つづいて、この多結晶シリコン苦を
900〜1000″C1POCffi3拡散を行なった
後、これをパターニングし多結晶シリコンからなる第1
配線荀3を形成する(第6図(a)図示)。次いで、仝
而に層間絶縁膜4を形成した後、前記第1配置習3上に
対応する層間絶縁膜4を選択的に除去し開口部5を形成
する(第6図(b)図示)。更に、前記第1配線層3上
に希HF系薬品処理を施した後、多結晶シリコンからな
る第2配線層6を形成する。しかる後、アニーリングに
よる第1配線層からの自然リン拡散方法か第2配線膜上
からの900〜1000℃のpocλ3拡散を行なう(
第6図(C)図示)。なお、図中の7はリンを、8は主
に第2配線層材(多結晶シリコン層)の堆積時のLPG
VD炉内で形成される自然酸化膜を示す。
。まず、半導体基板1上に絶縁膜2を介して多結晶シリ
コン層を形成する。つづいて、この多結晶シリコン苦を
900〜1000″C1POCffi3拡散を行なった
後、これをパターニングし多結晶シリコンからなる第1
配線荀3を形成する(第6図(a)図示)。次いで、仝
而に層間絶縁膜4を形成した後、前記第1配置習3上に
対応する層間絶縁膜4を選択的に除去し開口部5を形成
する(第6図(b)図示)。更に、前記第1配線層3上
に希HF系薬品処理を施した後、多結晶シリコンからな
る第2配線層6を形成する。しかる後、アニーリングに
よる第1配線層からの自然リン拡散方法か第2配線膜上
からの900〜1000℃のpocλ3拡散を行なう(
第6図(C)図示)。なお、図中の7はリンを、8は主
に第2配線層材(多結晶シリコン層)の堆積時のLPG
VD炉内で形成される自然酸化膜を示す。
〈発明が解決しようとする問題点)
しかしながら、従来技術によれば、第1配線層3と第2
配置116との界面に自然酸化膜8が形成されるため、
第1配線層3と第2配線層6とのコンタクト抵抗が大き
い。しかるに、前記自然酸化pia中の電気伝導がダイ
レクトトンネリングで決まるような良好なコンタクト特
性を実現するには、第2配線層6中のリン濃度の制御性
が重要であり、その意味でPOCλ3拡散プロセスは再
現性、制御性の点でLSIプロセス技術としては、(特
に最近の高集積化によるコンクトサイズの縮小化に伴い
)好ましくない。また、POCffi3拡散プロセスで
は、コンタクト部からの横方向拡散長が大きいために他
の素子への影響も考慮しなければならない。
配置116との界面に自然酸化膜8が形成されるため、
第1配線層3と第2配線層6とのコンタクト抵抗が大き
い。しかるに、前記自然酸化pia中の電気伝導がダイ
レクトトンネリングで決まるような良好なコンタクト特
性を実現するには、第2配線層6中のリン濃度の制御性
が重要であり、その意味でPOCλ3拡散プロセスは再
現性、制御性の点でLSIプロセス技術としては、(特
に最近の高集積化によるコンクトサイズの縮小化に伴い
)好ましくない。また、POCffi3拡散プロセスで
は、コンタクト部からの横方向拡散長が大きいために他
の素子への影響も考慮しなければならない。
本発明は上記事情に鑑みてなされたもので、第1配線層
と第2配線層とのコンタクト抵抗を従来と比べ小さく、
かつその値の制御性の良い半導体装置の製造方法を提供
することを目的とする。
と第2配線層とのコンタクト抵抗を従来と比べ小さく、
かつその値の制御性の良い半導体装置の製造方法を提供
することを目的とする。
[発明の構成1
(問題点を解決するための手段)
本発明は、半導体基板上に絶縁膜を介して第1導電型の
不純物を含む第1配線層を形成する工程と、層間絶縁膜
を形成する工程と、前記配線、1上の層間絶縁膜を選択
的に除去し間口部を形成する工程と、この開口部に前記
配線層に接続する第2配$1!iI材を形成する工程と
、この第2配線層材をバターニングして第2配線層を形
成した後第2導電型の不純物のイオン注入を行なうかあ
るいは同不純物のイオン注入を行なった後第2配Ij!
層材をバターニングして第2配線層を形成する工程とを
具備し、前記イオン注入を前記第1第2配線層の界面付
近又は第1配線層と第2配線層材の界面付近が原子変位
に対する最大損傷密度となる加速エネルギーで、かつ第
2配線層又は第2配線層材中のイオン濃度が3 、3
X 1020atom/cm3以上となるように行なう
ことを特徴とするもので、第1・第2配線層間のコンタ
クト抵抗の低減化、及びその値の制御性の向上を図った
ものである。
不純物を含む第1配線層を形成する工程と、層間絶縁膜
を形成する工程と、前記配線、1上の層間絶縁膜を選択
的に除去し間口部を形成する工程と、この開口部に前記
配線層に接続する第2配$1!iI材を形成する工程と
、この第2配線層材をバターニングして第2配線層を形
成した後第2導電型の不純物のイオン注入を行なうかあ
るいは同不純物のイオン注入を行なった後第2配Ij!
層材をバターニングして第2配線層を形成する工程とを
具備し、前記イオン注入を前記第1第2配線層の界面付
近又は第1配線層と第2配線層材の界面付近が原子変位
に対する最大損傷密度となる加速エネルギーで、かつ第
2配線層又は第2配線層材中のイオン濃度が3 、3
X 1020atom/cm3以上となるように行なう
ことを特徴とするもので、第1・第2配線層間のコンタ
クト抵抗の低減化、及びその値の制御性の向上を図った
ものである。
く作用)
本発明は、リンを第1・第2配線層の界面付近又は第1
配線層と第2配線層材の界面付近が原子変位に対する最
大損傷密度となる加速エネルギーで、かつ第2配線層又
は第2配線層材中のイオン濃度が3 、3 X 102
0 atoIIl/cm3以上となるようにイオン注入
することを特徴とするもので、前記イオン注入により第
2配!111W材の形成時に生じる自然酸化膜を破壊(
又は損傷)させ、この後のアニーリングにより第1・第
2配線層間に第1不純物の相互拡散を行ないコンタク1
〜抵抗の低減化、並びにコンタクト抵抗端の制(財)性
の向上をなしえるものである。
配線層と第2配線層材の界面付近が原子変位に対する最
大損傷密度となる加速エネルギーで、かつ第2配線層又
は第2配線層材中のイオン濃度が3 、3 X 102
0 atoIIl/cm3以上となるようにイオン注入
することを特徴とするもので、前記イオン注入により第
2配!111W材の形成時に生じる自然酸化膜を破壊(
又は損傷)させ、この後のアニーリングにより第1・第
2配線層間に第1不純物の相互拡散を行ないコンタク1
〜抵抗の低減化、並びにコンタクト抵抗端の制(財)性
の向上をなしえるものである。
(寅施例)
以下、本発明の一実施例を第1図及び第2図を参照して
説明する。
説明する。
まず、例えばシリコン基板11上に絶縁膜12を介して
多結晶シリコン層をLPGVD法により4000人堆積
した後、900℃、POCρ3拡散を行ないρ5=30
Ω/ 前後のリンドープ多結晶シリコン層とした。つづ
いて、この多結晶シリコン層をバターニングし、多結晶
シリコンからなる第1配置層13を形成した。次いで、
層間絶縁膜としてのCVD−3i02模14を体積した
後、写真蝕刻法(PEP)及び反応性イオンエツチング
(RIE)により前記第1配線層13上に開口部15を
形成した(第1図(a)図示)。更に、第2配線層材と
しての多結晶シリコン層をLPGVDにより7000〜
10000人程度堆積した後、この多結晶シリコン層を
バターニングして多結晶シリコンからなる第2配taw
J16を形成した。しかる後、前記第1配線層13と第
2配線層16との界面付近に加速エネルギー45〜60
Ke■で5×101b〜lX1018α櫂の高ドーズ量
のリン(31P” )をイオン注入し、半導体装置を製
造したく第1図(b)図示)。この際、リンは、そのイ
オン濃度の最大値が第2図に示す如く第1配I1層13
と第2配線層16との界面付近に位置するようにイオン
注入した。以下、図示しないが、再び層間絶縁膜を堆積
した後、アニーリングを行ない、イオンの活性化と拡散
を行なった。なお、第1図(b)の17は第2配線層用
の多結晶シリコン層を形成する際第1配線[13上に生
じる自然酸化膜を、第2図の18はリン(3L P”
)のプロファイルを示す。
多結晶シリコン層をLPGVD法により4000人堆積
した後、900℃、POCρ3拡散を行ないρ5=30
Ω/ 前後のリンドープ多結晶シリコン層とした。つづ
いて、この多結晶シリコン層をバターニングし、多結晶
シリコンからなる第1配置層13を形成した。次いで、
層間絶縁膜としてのCVD−3i02模14を体積した
後、写真蝕刻法(PEP)及び反応性イオンエツチング
(RIE)により前記第1配線層13上に開口部15を
形成した(第1図(a)図示)。更に、第2配線層材と
しての多結晶シリコン層をLPGVDにより7000〜
10000人程度堆積した後、この多結晶シリコン層を
バターニングして多結晶シリコンからなる第2配taw
J16を形成した。しかる後、前記第1配線層13と第
2配線層16との界面付近に加速エネルギー45〜60
Ke■で5×101b〜lX1018α櫂の高ドーズ量
のリン(31P” )をイオン注入し、半導体装置を製
造したく第1図(b)図示)。この際、リンは、そのイ
オン濃度の最大値が第2図に示す如く第1配I1層13
と第2配線層16との界面付近に位置するようにイオン
注入した。以下、図示しないが、再び層間絶縁膜を堆積
した後、アニーリングを行ない、イオンの活性化と拡散
を行なった。なお、第1図(b)の17は第2配線層用
の多結晶シリコン層を形成する際第1配線[13上に生
じる自然酸化膜を、第2図の18はリン(3L P”
)のプロファイルを示す。
上記実施例で、リンを第1配線1113と第2配線層1
6との界面付近にイオン注入するのは、コンタクト抵抗
(Rβンがトータルダメージエネルギー(原子変位損傷
密度)と第2配線層中のリン濃度に大きく依存しており
、両パラメータの最適化がなされないと良好なオーミッ
ク特性が得られないからである。ここで、コンタクト抵
抗と、第1・第2配線層界面から上下方向への距離(±
200人、但し、正は第1配線層側、負は第2配線11
[111を示す)との関係は第3図に示す通りである。
6との界面付近にイオン注入するのは、コンタクト抵抗
(Rβンがトータルダメージエネルギー(原子変位損傷
密度)と第2配線層中のリン濃度に大きく依存しており
、両パラメータの最適化がなされないと良好なオーミッ
ク特性が得られないからである。ここで、コンタクト抵
抗と、第1・第2配線層界面から上下方向への距離(±
200人、但し、正は第1配線層側、負は第2配線11
[111を示す)との関係は第3図に示す通りである。
ここで、同図の〈イ)〜(ニ)は夫々ドーズ」が3X1
01 ’ 、5X1QI B、7x 10’ !’ 、
1 x 10” ’ atom/cm3の場合を示す
。同図により、ドーズ量が大きくになるにつれてコンタ
クト抵抗が小さくなることが理解できる。第4図は、例
えばリンを加速エネルギー60KeV、ドーズ量5X1
0”α喧の条件でイン注入した場合のトータルダメージ
エネルギー及び第2配線層中のリン濃度と、第1・第2
配線層の界面からの上下方向への距離(±200人)と
の関係を示す。第4図で、(イ)はトータルエネルギー
を示す曲線を、(ロ)は第2配線層中のリン濃度を示す
曲線を示し、図中の点線より上側の部分(斜線部分)は
オーミックの領域でありかつ下側の部分はオーミックで
ない領域である。同図により、トータルダメージエネル
ギーを単に大きくすればオーミック特性が良好になるで
はなく、第2配線層中のリン濃度の値も考慮しなければ
ならないことが理解できる。そこで、コンタクト抵抗と
第2配線層中のリン濃度との関係を調べたところ、第5
図に示す結果が得られた。同図によれば、本発明の場合
(図中の(イ)〉、第2配線層中のリン濃度が3.3X
102’ at011/Cl113テ’:J>9クト抵
抗が急激に低下する。これに対し、従来の場合(POC
j23拡散プロセス、図中の(ロ))、コンタクト抵抗
が低下し始める第2配線層中のリン濃度は更にずっと高
くなり、バラツキの幅も大きい。即ち、従来技術では、
リン濃度の制御性が非常に難しく、コンタクト抵抗のバ
ラツキも大きくなる。
01 ’ 、5X1QI B、7x 10’ !’ 、
1 x 10” ’ atom/cm3の場合を示す
。同図により、ドーズ量が大きくになるにつれてコンタ
クト抵抗が小さくなることが理解できる。第4図は、例
えばリンを加速エネルギー60KeV、ドーズ量5X1
0”α喧の条件でイン注入した場合のトータルダメージ
エネルギー及び第2配線層中のリン濃度と、第1・第2
配線層の界面からの上下方向への距離(±200人)と
の関係を示す。第4図で、(イ)はトータルエネルギー
を示す曲線を、(ロ)は第2配線層中のリン濃度を示す
曲線を示し、図中の点線より上側の部分(斜線部分)は
オーミックの領域でありかつ下側の部分はオーミックで
ない領域である。同図により、トータルダメージエネル
ギーを単に大きくすればオーミック特性が良好になるで
はなく、第2配線層中のリン濃度の値も考慮しなければ
ならないことが理解できる。そこで、コンタクト抵抗と
第2配線層中のリン濃度との関係を調べたところ、第5
図に示す結果が得られた。同図によれば、本発明の場合
(図中の(イ)〉、第2配線層中のリン濃度が3.3X
102’ at011/Cl113テ’:J>9クト抵
抗が急激に低下する。これに対し、従来の場合(POC
j23拡散プロセス、図中の(ロ))、コンタクト抵抗
が低下し始める第2配線層中のリン濃度は更にずっと高
くなり、バラツキの幅も大きい。即ち、従来技術では、
リン濃度の制御性が非常に難しく、コンタクト抵抗のバ
ラツキも大きくなる。
本発明によれば、リンを、第1配線層13と第2f!i
!線層16との界面付近でリンイオン濃度が最大となり
(第2図図示)、かつ第2配線層16中のリン濃度が3
、3 X 102’ atom/an3となるように
イオン注入するため、イオン注入により自然酸化111
7が破壊(又は損+I)L、その後の層間絶縁膜の堆積
後のアニーリングにより、第1・第2配線層13.16
間のコンタクト抵抗を著しく低減できるとともに、その
コンタクト抵抗の制御性も良好となる(第5図図示)。
!線層16との界面付近でリンイオン濃度が最大となり
(第2図図示)、かつ第2配線層16中のリン濃度が3
、3 X 102’ atom/an3となるように
イオン注入するため、イオン注入により自然酸化111
7が破壊(又は損+I)L、その後の層間絶縁膜の堆積
後のアニーリングにより、第1・第2配線層13.16
間のコンタクト抵抗を著しく低減できるとともに、その
コンタクト抵抗の制御性も良好となる(第5図図示)。
また、本発明では、第1・第2配線層13.16の界面
付近にリンをイオン注入するため、第1・第2配II層
13.16に存在する薄い自然酸化膜17にある程度の
損傷が与えられ、第2配線W116に必要なリンの濃度
も従来のPOCffia拡散のみの場合に比べて小さく
て済む。このことは、最近の素子の高集積化に伴う熱処
理の低温化にとっても有効な技術である。一方、従来技
術のPOCo、3拡散で制御性も再現性よくコンタクト
抵抗を低下させるためには、950℃程度の障温のPO
Cβ3拡散が必要である。
付近にリンをイオン注入するため、第1・第2配II層
13.16に存在する薄い自然酸化膜17にある程度の
損傷が与えられ、第2配線W116に必要なリンの濃度
も従来のPOCffia拡散のみの場合に比べて小さく
て済む。このことは、最近の素子の高集積化に伴う熱処
理の低温化にとっても有効な技術である。一方、従来技
術のPOCo、3拡散で制御性も再現性よくコンタクト
抵抗を低下させるためには、950℃程度の障温のPO
Cβ3拡散が必要である。
なお、上記実施例では、第2配11層の形成後リンをイ
オン注入した場合について述べたが、これに限定されな
い。例えば、第2配線層材としての多結晶シリコン層を
堆積後、リンを上記実施例と同様な条件で第1配線層と
第2多結晶シリコン層との界面付近にイオン注入しても
よい。また、上記実施例では、第1導電型の不純物とし
てリンを用いたが、他の不純物を用いてもよい。
オン注入した場合について述べたが、これに限定されな
い。例えば、第2配線層材としての多結晶シリコン層を
堆積後、リンを上記実施例と同様な条件で第1配線層と
第2多結晶シリコン層との界面付近にイオン注入しても
よい。また、上記実施例では、第1導電型の不純物とし
てリンを用いたが、他の不純物を用いてもよい。
以上詳述した如く本発明によれば、第1配線層と第2配
線層とのコンタクト抵抗を従来と比べ小さく、かつその
値の制御性の良い半導体装置の製造方法を提供できる。
線層とのコンタクト抵抗を従来と比べ小さく、かつその
値の制御性の良い半導体装置の製造方法を提供できる。
第1図(a)、(b)は本発明の一実施例に係る半導体
装置の製造方法を工程順に示す断面図、第2図は本発明
法に係るリンS度のプロファイルを示す説明図、第3図
は本発明におけるコンタクト抵抗と第1・第2配線層界
面からの上下方向への距離との関係を示す特性図、第4
図はトータルダメージエネルギー及びリン濃度と第1・
第2配置s界面からの上下方向への距離との関係を示す
特性図、第5図は本発明及び従来功金かかるコンタクト
抵抗とリン濃度との関係を示す特性図、第6図(a)〜
(C)は従来の半導体装置の製造方法を工程順に示す断
面図である。 11・・・半導体基板、12・・・絶縁躾、13・・・
第1配線層、14・・・層間絶縁膜、15・・・開口部
、17・・・第2配線層、18・・・リンのプロファイ
ル。 出願人代理人 弁理士 鈴江武彦 第11−1 第2 ロ 第30
装置の製造方法を工程順に示す断面図、第2図は本発明
法に係るリンS度のプロファイルを示す説明図、第3図
は本発明におけるコンタクト抵抗と第1・第2配線層界
面からの上下方向への距離との関係を示す特性図、第4
図はトータルダメージエネルギー及びリン濃度と第1・
第2配置s界面からの上下方向への距離との関係を示す
特性図、第5図は本発明及び従来功金かかるコンタクト
抵抗とリン濃度との関係を示す特性図、第6図(a)〜
(C)は従来の半導体装置の製造方法を工程順に示す断
面図である。 11・・・半導体基板、12・・・絶縁躾、13・・・
第1配線層、14・・・層間絶縁膜、15・・・開口部
、17・・・第2配線層、18・・・リンのプロファイ
ル。 出願人代理人 弁理士 鈴江武彦 第11−1 第2 ロ 第30
Claims (2)
- (1)半導体基板上に絶縁膜を介して第1導電型の不純
物を含む第1配線層を形成する工程と、層間絶縁膜を形
成する工程と、前記配線膜上の層間絶縁膜を選択的に除
去し開口部を形成する工程と、この開口部に前記配線層
に接続する第2配線層材を形成する工程と、この第2配
線層材をパターニングして第2配線層を形成した後第1
導電型の不純物のイオン注入を行なうかあるいは同不純
物のイオン注入を行なった後第2配線層材をパターニン
グして第2配線層を形成する工程とを具備し、前記イオ
ン注入を前記第1・第2配線層の界面付近又は第1配線
層と第2配線層材の界面付近が原子変位に対する最大損
傷密度となる加速エネルギーで、かつ第2配線層又は第
2配線層材中のイオン濃度が3.3×10^2^0at
om/cm^3以上となるように行なうことを特徴とす
る半導体装置の製造方法。 - (2)前記第1・第2配線層が夫々多結晶シリコンから
なることを特徴とする特許請求の範囲第1項記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61007469A JPH07123137B2 (ja) | 1986-01-17 | 1986-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61007469A JPH07123137B2 (ja) | 1986-01-17 | 1986-01-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62165952A true JPS62165952A (ja) | 1987-07-22 |
JPH07123137B2 JPH07123137B2 (ja) | 1995-12-25 |
Family
ID=11666654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61007469A Expired - Fee Related JPH07123137B2 (ja) | 1986-01-17 | 1986-01-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07123137B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
WO2010150331A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0544182A (ja) * | 1991-08-08 | 1993-02-23 | Sakai Planning:Kk | 生地の製法 |
-
1986
- 1986-01-17 JP JP61007469A patent/JPH07123137B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0544182A (ja) * | 1991-08-08 | 1993-02-23 | Sakai Planning:Kk | 生地の製法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
WO2010150331A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07123137B2 (ja) | 1995-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63155750A (ja) | 半導体装置の製造方法 | |
JPS6046831B2 (ja) | 半導体装置の製造方法 | |
JPS62165952A (ja) | 半導体装置の製造方法 | |
RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
WO1988007758A1 (en) | Method of manufacture of a two-phase ccd | |
JPH0277149A (ja) | 半導体装置およびその製造方法 | |
JP2750159B2 (ja) | 半導体装置の製造方法 | |
JPH0640549B2 (ja) | Mos半導体装置の製造方法 | |
JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
JPH0318034A (ja) | 半導体装置の製造方法 | |
JPH04590B2 (ja) | ||
JPS62224973A (ja) | Mis型半導体装置の製造方法 | |
JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
JPS5891630A (ja) | 半導体装置の製造方法 | |
JPH0529327A (ja) | 半導体装置の製造方法 | |
JPS5860567A (ja) | 半導体装置の製造方法 | |
JPS63170922A (ja) | 配線方法 | |
JPS594154A (ja) | 半導体装置の製造方法 | |
JPS62290165A (ja) | 半導体素子の製造方法 | |
JPH03191562A (ja) | 半導体装置の製造方法 | |
JP2001284366A (ja) | 半導体装置の製造方法 | |
JPS61135119A (ja) | 半導体装置の製造方法 | |
JPS62299050A (ja) | 半導体装置の製造方法 | |
JPH01217907A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |