JPS62163302A - ポリマ基板に抵抗回路を形成する方法 - Google Patents
ポリマ基板に抵抗回路を形成する方法Info
- Publication number
- JPS62163302A JPS62163302A JP61005643A JP564386A JPS62163302A JP S62163302 A JPS62163302 A JP S62163302A JP 61005643 A JP61005643 A JP 61005643A JP 564386 A JP564386 A JP 564386A JP S62163302 A JPS62163302 A JP S62163302A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating
- paste
- circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、基板に抵抗回路を形成する方法に係り、特に
新規開発された金属めっき性の良好な銅導電ペーストを
有効に利用し、基板の片面に少なくとも2層の互いに電
気的に絶縁されまた部分的に接続された導電回路を形成
することができ、しかも第2層導電回路に印刷塗布の可
能な抵抗ペーストを用いて半田付けの不要な超薄型の抵
抗回路を形成する方法に関する。
新規開発された金属めっき性の良好な銅導電ペーストを
有効に利用し、基板の片面に少なくとも2層の互いに電
気的に絶縁されまた部分的に接続された導電回路を形成
することができ、しかも第2層導電回路に印刷塗布の可
能な抵抗ペーストを用いて半田付けの不要な超薄型の抵
抗回路を形成する方法に関する。
従来技術
従来、胴貼積層基板に抵抗回路を形成するには、リート
線材の抵抗器又はチップ型の抵抗器を銅箔回路に半田付
げする方法が採用されていた。このため完成品としての
基板の厚さが大きくなるばかりでなく、抵抗器の取付け
や半田付は作業に多くの工数がかかり、また抵抗器自体
のコストもかなり高いため、抵抗回路を含むプリント配
線基板が高価となる欠点があった。またこのような従来
例によると、プリント配線基板の実装密度が低く、軽量
化、製造工程の省力化も極めて困難であり、半田付は作
業が不可欠のため、誤配線や抵抗器の挿入ミスが生ずる
おそれがあった。
線材の抵抗器又はチップ型の抵抗器を銅箔回路に半田付
げする方法が採用されていた。このため完成品としての
基板の厚さが大きくなるばかりでなく、抵抗器の取付け
や半田付は作業に多くの工数がかかり、また抵抗器自体
のコストもかなり高いため、抵抗回路を含むプリント配
線基板が高価となる欠点があった。またこのような従来
例によると、プリント配線基板の実装密度が低く、軽量
化、製造工程の省力化も極めて困難であり、半田付は作
業が不可欠のため、誤配線や抵抗器の挿入ミスが生ずる
おそれがあった。
また従来、銅箔を用いたプリント基板においては、そこ
に形成される導電回路がある程度以上複雑となると、該
導電回路のある部分と他の部分とを電気的に接続する必
要性が生ずるが、従来技術ではプリント基板の片面に2
層以上の導電回路を工業的に形成することはできなかっ
たので、このような必要性がある場合には、プリント基
板の両面を用い、該両面に形成された銅箔工、チング回
路をスルホールを用いて電気的に接続したいわゆる両面
スルホール基板を用いる以外に方法がなかった・ しかし、この両面スルホール基板によると、基板の両面
に銅箔を貼り、かつエツチング加工を施し、なおかつN
C装置等を用いて多数の穴あけ加工を行わなければなら
ないため、材料費、製造費が多くかかり、生産性が悪い
という欠点があった。
に形成される導電回路がある程度以上複雑となると、該
導電回路のある部分と他の部分とを電気的に接続する必
要性が生ずるが、従来技術ではプリント基板の片面に2
層以上の導電回路を工業的に形成することはできなかっ
たので、このような必要性がある場合には、プリント基
板の両面を用い、該両面に形成された銅箔工、チング回
路をスルホールを用いて電気的に接続したいわゆる両面
スルホール基板を用いる以外に方法がなかった・ しかし、この両面スルホール基板によると、基板の両面
に銅箔を貼り、かつエツチング加工を施し、なおかつN
C装置等を用いて多数の穴あけ加工を行わなければなら
ないため、材料費、製造費が多くかかり、生産性が悪い
という欠点があった。
そこで上記した従来方法の欠点を改良するものとして、
プリント基板の片面に2層以上のyL導電回路工業的に
形成する技術の確立が望まれるが、そのためには導電性
及び金属めっき性、特に銅めっき性が良好な安価な1P
Ii電ペーストの開発が必要とされた、しかしながら、
このi同導電ペーストによると、ペーストを硬化させる
ための加熱が必要となるが、銅はその特性から銀等の貴
金属とは逆に極めて酸化し易いため、この加熱によって
ペースト中の銅粉末が酸化して電気抵抗が大きくなると
共に半田付性が悪化するという欠点があり、実用化が困
難とされていた。また加熱硬化された銅導電ペーストに
金属めっきを施すには、通常その表面をキャタリスト(
触媒)を用いて活性化し、バインダとしての樹脂層から
銅粉の粒子を露出させ、いわゆるめっきの核を作る工程
が必要とされ、多くの工数がかかる欠点があった。
プリント基板の片面に2層以上のyL導電回路工業的に
形成する技術の確立が望まれるが、そのためには導電性
及び金属めっき性、特に銅めっき性が良好な安価な1P
Ii電ペーストの開発が必要とされた、しかしながら、
このi同導電ペーストによると、ペーストを硬化させる
ための加熱が必要となるが、銅はその特性から銀等の貴
金属とは逆に極めて酸化し易いため、この加熱によって
ペースト中の銅粉末が酸化して電気抵抗が大きくなると
共に半田付性が悪化するという欠点があり、実用化が困
難とされていた。また加熱硬化された銅導電ペーストに
金属めっきを施すには、通常その表面をキャタリスト(
触媒)を用いて活性化し、バインダとしての樹脂層から
銅粉の粒子を露出させ、いわゆるめっきの核を作る工程
が必要とされ、多くの工数がかかる欠点があった。
なお、実公昭55−42460には、片面に2層以上の
導電回路を形成するため、絶縁被膜層に高絶縁性レジス
トポリブタジェンを用い、銅被膜で被覆する下地回路に
例えばフェノール樹脂20%、銅粉63%及び溶剤17
%からなる接着剤ペーストを用い、該接着剤ペーストに
無電解めっき法で20μmまで肉付けを行い、銅被膜を
被着させる考案が開示されてはいるが、上記のような理
由により、該考案が工業的に実施された例はないのが現
状である。
導電回路を形成するため、絶縁被膜層に高絶縁性レジス
トポリブタジェンを用い、銅被膜で被覆する下地回路に
例えばフェノール樹脂20%、銅粉63%及び溶剤17
%からなる接着剤ペーストを用い、該接着剤ペーストに
無電解めっき法で20μmまで肉付けを行い、銅被膜を
被着させる考案が開示されてはいるが、上記のような理
由により、該考案が工業的に実施された例はないのが現
状である。
本願出願人においては、上記のような欠点をすべて除去
し得る銅導電ペーストを開発すべく、多年にわたり研究
を行って来たが、遂にこれを完成し、その工業化に成功
したものである。それは、銅粉末と合成樹脂に加えて特
殊添加剤として例えばアントラセンをWit添加したも
ので、01アサヒ化学研究所製銅導電ペースト八CP−
020,ACP−030及びACP−007Pとして実
用化の段階に至らしめたものである。ACP−020な
る銅導電ペーストは、銅粉末80重景%、合成樹脂20
重量%を生成分とし、導電性の極めて良好なものである
が、半田付性がやや劣るものである。ACP−030な
る銅導電ペーストは、銅粉末85重量%、合成樹脂15
重量%を主成分とし、導電性はACP−020より若干
劣るが半田付性が良好なものである。またACP−00
7Pなる銅導電ペーストは、このACP−030を改良
し、キャタリストなしで金属めっき、例えば銅の化学め
っきをその硬化塗膜の上に施すことができるようにした
もので、金属めっき性の非常に優れたものである。
し得る銅導電ペーストを開発すべく、多年にわたり研究
を行って来たが、遂にこれを完成し、その工業化に成功
したものである。それは、銅粉末と合成樹脂に加えて特
殊添加剤として例えばアントラセンをWit添加したも
ので、01アサヒ化学研究所製銅導電ペースト八CP−
020,ACP−030及びACP−007Pとして実
用化の段階に至らしめたものである。ACP−020な
る銅導電ペーストは、銅粉末80重景%、合成樹脂20
重量%を生成分とし、導電性の極めて良好なものである
が、半田付性がやや劣るものである。ACP−030な
る銅導電ペーストは、銅粉末85重量%、合成樹脂15
重量%を主成分とし、導電性はACP−020より若干
劣るが半田付性が良好なものである。またACP−00
7Pなる銅導電ペーストは、このACP−030を改良
し、キャタリストなしで金属めっき、例えば銅の化学め
っきをその硬化塗膜の上に施すことができるようにした
もので、金属めっき性の非常に優れたものである。
目 的
本発明は、上記した従来技術の欠点を除くと共に、上記
新開発された金属めっき性の良好な銅導電ペーストを有
効に用いるためになされたものであって、その目的とす
るところは、胴貼積層基板に形成された銅箔からなる第
1層導電回路のうち第2層導電回路と電気的に接続する
必要がある部分にのみ上記新開発された金属めっき性の
良好な銅導電ペーストを塗布して加熱硬化させ、その上
に銅の化学めっき等の金属めっきを施し、該銅導電ペー
ストの導電性を銅箔と同程度に向上させて、第2層導電
回路となし、銅箔を用いたプリント基板等の基板の片面
に電気的に接続された少なくとも2層の導電回路を形成
することであり、またこれによって従来の両面スルホー
ル基板で達成し得たと同等の回路密度のものであれば片
面にすべての回路を形成できるようにし、銅箔の貼付及
びエツチング加工の材料及び工数を172に削減し、ま
た高価なNC装置によるスルホールの穴あけ加工を不要
とし、プリント基板における導電回路の形成工程を飛躍
的に簡略化し、また完成品としてのプリント基板のコス
トを従来品の約172に低減させることである。また他
の目的は、上記のような第2層通電回路の電気的に接続
されていない両部分に導電性の良好な端子用導電ペース
トを塗布して加熱硬化させて一対の端子部を形成し、該
一対の端子部に所定の電気抵抗値を有する抵抗ペースト
を塗布して加熱硬化させて第2層導電回路にt氏抗回路
を形成することにより、従来の抵抗器、その基板への挿
入又は接着作業及び半田付は作業を不要とすることであ
り、またこれによって超薄型の抵抗回路を提供し、しか
もプリント配線基板の実装密度の向上、軽量化及び製造
工程の省力化を図り、また誤配線や抵抗器の挿入ミスの
おそれをなくし、プリント配線基板の抵抗回路の信頼性
を向上させ、コストの低減を図ることである。
新開発された金属めっき性の良好な銅導電ペーストを有
効に用いるためになされたものであって、その目的とす
るところは、胴貼積層基板に形成された銅箔からなる第
1層導電回路のうち第2層導電回路と電気的に接続する
必要がある部分にのみ上記新開発された金属めっき性の
良好な銅導電ペーストを塗布して加熱硬化させ、その上
に銅の化学めっき等の金属めっきを施し、該銅導電ペー
ストの導電性を銅箔と同程度に向上させて、第2層導電
回路となし、銅箔を用いたプリント基板等の基板の片面
に電気的に接続された少なくとも2層の導電回路を形成
することであり、またこれによって従来の両面スルホー
ル基板で達成し得たと同等の回路密度のものであれば片
面にすべての回路を形成できるようにし、銅箔の貼付及
びエツチング加工の材料及び工数を172に削減し、ま
た高価なNC装置によるスルホールの穴あけ加工を不要
とし、プリント基板における導電回路の形成工程を飛躍
的に簡略化し、また完成品としてのプリント基板のコス
トを従来品の約172に低減させることである。また他
の目的は、上記のような第2層通電回路の電気的に接続
されていない両部分に導電性の良好な端子用導電ペース
トを塗布して加熱硬化させて一対の端子部を形成し、該
一対の端子部に所定の電気抵抗値を有する抵抗ペースト
を塗布して加熱硬化させて第2層導電回路にt氏抗回路
を形成することにより、従来の抵抗器、その基板への挿
入又は接着作業及び半田付は作業を不要とすることであ
り、またこれによって超薄型の抵抗回路を提供し、しか
もプリント配線基板の実装密度の向上、軽量化及び製造
工程の省力化を図り、また誤配線や抵抗器の挿入ミスの
おそれをなくし、プリント配線基板の抵抗回路の信頼性
を向上させ、コストの低減を図ることである。
構成
要するに本発明は、胴貼積層基板にエツチング加工を施
して銅箔により複数の第1層導電回路を形成し、該第1
N導電回路と第2層導電回路とを電気的に接続する必要
がある部分を残して前記基板に耐めっきレジストを塗布
ル、前記複数の第1層導電回路にその一部が互いに電気
的に接続しないようにして金属めっき性の良好な銅導電
ペーストを塗布して加熱硬化させ、この状態で前記基板
を清浄にして後、これを金属めっき液に浸し、前記銅導
電ペーストの表面に金属めっきを施し、該金属めっき層
と該銅導電ペーストとにより前記第2層導電回路を形成
し、該第2層導電回路の電気的に接続されていない両部
分に導電性の良好な端子用導電ペーストを塗布して加熱
硬化させて一対の端子部を形成し、該一対の端子部に所
定の電気抵抗値を有する抵抗ペーストを塗布して加熱硬
化させ、前記第2層導電回路間に抵抗回路を形成するこ
とを特徴とするものである。
して銅箔により複数の第1層導電回路を形成し、該第1
N導電回路と第2層導電回路とを電気的に接続する必要
がある部分を残して前記基板に耐めっきレジストを塗布
ル、前記複数の第1層導電回路にその一部が互いに電気
的に接続しないようにして金属めっき性の良好な銅導電
ペーストを塗布して加熱硬化させ、この状態で前記基板
を清浄にして後、これを金属めっき液に浸し、前記銅導
電ペーストの表面に金属めっきを施し、該金属めっき層
と該銅導電ペーストとにより前記第2層導電回路を形成
し、該第2層導電回路の電気的に接続されていない両部
分に導電性の良好な端子用導電ペーストを塗布して加熱
硬化させて一対の端子部を形成し、該一対の端子部に所
定の電気抵抗値を有する抵抗ペーストを塗布して加熱硬
化させ、前記第2層導電回路間に抵抗回路を形成するこ
とを特徴とするものである。
以下本発明を図面に示す実施例に基いて説明する。まず
第1図に示すように、ポリマ基板等の基(反1に銅箔8
を貼り付けて胴貼積層基板3を形成し、第2図に示すよ
うに、該胴貼積層基板3の表面のうち第1層導電回路C
,(第3図)を形成しない部分3aを残して耐エノチン
グレジストマを塗布して加熱硬化させ、これにエツチン
グ加工を施して第3図に示すように複数の第1層導電回
路C,を銅箔8により形成する。そして第1層導電回路
C1と第2層導電回路CZ (第6図)とを電気的に
接続する必要がある部分を残して胴貼積層基板3に耐め
っきレジスト6 (例えば■アサヒ化学研究所製耐めっ
きレジストCR−2001)を塗布し、例えば150℃
で30分間加熱して硬化させる。
第1図に示すように、ポリマ基板等の基(反1に銅箔8
を貼り付けて胴貼積層基板3を形成し、第2図に示すよ
うに、該胴貼積層基板3の表面のうち第1層導電回路C
,(第3図)を形成しない部分3aを残して耐エノチン
グレジストマを塗布して加熱硬化させ、これにエツチン
グ加工を施して第3図に示すように複数の第1層導電回
路C,を銅箔8により形成する。そして第1層導電回路
C1と第2層導電回路CZ (第6図)とを電気的に
接続する必要がある部分を残して胴貼積層基板3に耐め
っきレジスト6 (例えば■アサヒ化学研究所製耐めっ
きレジストCR−2001)を塗布し、例えば150℃
で30分間加熱して硬化させる。
そして複数の第1層導電回路CIにその一部が互いに電
気的に接続しないようにしてめっき性の良好な銅導電ペ
ースト9 (例えば(4菊アサヒ化学研究所製銅導電ペ
ースl−ACP−007P)をスクリーン印刷により塗
布して、温度150℃にて30乃至60分間加熱して硬
化させる。
気的に接続しないようにしてめっき性の良好な銅導電ペ
ースト9 (例えば(4菊アサヒ化学研究所製銅導電ペ
ースl−ACP−007P)をスクリーン印刷により塗
布して、温度150℃にて30乃至60分間加熱して硬
化させる。
そしてこの状態で胴貼積層基板3にめっき前処理を施す
。このめっき前処理は、例えば力性ソーダ(NaOH)
の4乃至5重量%の水溶液で数分間洗浄し、塩酸(II
CI) 5乃至10重量%の水溶液で数分間表面処理を
行う。この表面処理によって銅導電ペースト9の表面に
はそのバインダの間から銅粉の粒子が多数表面に現われ
、渭めっきを行うための核が容易に形成される。従っ、
てiM常の無電解消めっきにおけるようなキャクリスト
処理−よ不要である。
。このめっき前処理は、例えば力性ソーダ(NaOH)
の4乃至5重量%の水溶液で数分間洗浄し、塩酸(II
CI) 5乃至10重量%の水溶液で数分間表面処理を
行う。この表面処理によって銅導電ペースト9の表面に
はそのバインダの間から銅粉の粒子が多数表面に現われ
、渭めっきを行うための核が容易に形成される。従っ、
てiM常の無電解消めっきにおけるようなキャクリスト
処理−よ不要である。
次に、胴貼積層基板3を化学銅めっき浴に浸して銅導電
ペースト9の表面に、第6図に示すように、化学銅めっ
きを施し、この結果銅めっき層10が形成され、語調め
っき層によって第2層導電回路C2が形成され、該第2
層導電回路C2は第1層導電回路C1と電気的に接続さ
れる。この化学銅めっき浴は、pH11乃至13、温度
65乃至75°Cで渭めっき層10の厚さは5μm以上
とする。この場合のめっき速度は毎時1.5乃至3μm
である。
ペースト9の表面に、第6図に示すように、化学銅めっ
きを施し、この結果銅めっき層10が形成され、語調め
っき層によって第2層導電回路C2が形成され、該第2
層導電回路C2は第1層導電回路C1と電気的に接続さ
れる。この化学銅めっき浴は、pH11乃至13、温度
65乃至75°Cで渭めっき層10の厚さは5μm以上
とする。この場合のめっき速度は毎時1.5乃至3μm
である。
このようにしてi同めっき層10とi同導電ペースト9
とにより第2層導電回路C2を胴貼積層基板3の片面に
形成することができ、次いで第7図に示すように、第2
層導電回路C2の電気的に接続されていない両部分に導
電性の良好な端子用導電ペースト19(例えば銀ペース
ト)を塗布して加熱硬化させて一対の端子部20を形成
し、該一対の端子部に第8図に示すように、所定の電気
抵抗値を有する抵抗ペースト14を塗布して加熱硬化さ
せ、第2層導電回路C2間に抵抗回路13を形成する。
とにより第2層導電回路C2を胴貼積層基板3の片面に
形成することができ、次いで第7図に示すように、第2
層導電回路C2の電気的に接続されていない両部分に導
電性の良好な端子用導電ペースト19(例えば銀ペース
ト)を塗布して加熱硬化させて一対の端子部20を形成
し、該一対の端子部に第8図に示すように、所定の電気
抵抗値を有する抵抗ペースト14を塗布して加熱硬化さ
せ、第2層導電回路C2間に抵抗回路13を形成する。
そして第9図に示すように、渭貼債層基板3の表面にオ
ーバコート11 (例えば(掬アサヒ化学研究所製耐め
っきレジスl−CR−2001)を塗布して加熱硬化さ
せ、プリント配線基板12が完成する。
ーバコート11 (例えば(掬アサヒ化学研究所製耐め
っきレジスl−CR−2001)を塗布して加熱硬化さ
せ、プリント配線基板12が完成する。
なお、上記実施例においては、銅導電ペースト9に施す
金屈めつきは、銅めっきとして説明した力くこれは1同
めっきに限定されるものではなく、1艮めっき、金めつ
き等の貴金属めっきでもよいことは明らかである。また
上記実施例においては胴貼積層基板3の片面に2層の導
電回路C,,C2を形成するように説明したが、これは
オーバコート11の上に上記のような工程を反復するこ
とによって3層以上の導電回路を形成することができる
ことは明らかである。
金屈めつきは、銅めっきとして説明した力くこれは1同
めっきに限定されるものではなく、1艮めっき、金めつ
き等の貴金属めっきでもよいことは明らかである。また
上記実施例においては胴貼積層基板3の片面に2層の導
電回路C,,C2を形成するように説明したが、これは
オーバコート11の上に上記のような工程を反復するこ
とによって3層以上の導電回路を形成することができる
ことは明らかである。
次に、本発明に用いる上記銅導電ペースト、抵抗ペース
ト、及び耐めっきレジストについて詳細に説明する。
ト、及び耐めっきレジストについて詳細に説明する。
まず銅導電ペーストの一例たる■アサヒ化学研究所製A
CP−007Pなる銅めっき性の良好な銅導電ペースト
について説明する。一般に銅は酸化され易い金属であり
、特に粉末においては表面積が大きいためより酸化し易
い。従って非酸化性貴金属粉末を用いる貴金属ペースト
と異なり、銅粒子の酸化膜の除去と再酸化防止とができ
るペースト組成物の設計が必要となる。鋼化学めっきが
し易くて、しかも基材に対する接着性が高い銅導電ペー
ストを設計するにはその構成成分である銅粉末、バイン
ダ、酸化防止用の特殊添加剤(例えばアントラセン、ア
ントラセンカルボン酸、アントラジン、アントラニル酸
が有効)、分散剤及び溶剤等の材料選択と適切な分散混
練技術とが重要なポイントである。
CP−007Pなる銅めっき性の良好な銅導電ペースト
について説明する。一般に銅は酸化され易い金属であり
、特に粉末においては表面積が大きいためより酸化し易
い。従って非酸化性貴金属粉末を用いる貴金属ペースト
と異なり、銅粒子の酸化膜の除去と再酸化防止とができ
るペースト組成物の設計が必要となる。鋼化学めっきが
し易くて、しかも基材に対する接着性が高い銅導電ペー
ストを設計するにはその構成成分である銅粉末、バイン
ダ、酸化防止用の特殊添加剤(例えばアントラセン、ア
ントラセンカルボン酸、アントラジン、アントラニル酸
が有効)、分散剤及び溶剤等の材料選択と適切な分散混
練技術とが重要なポイントである。
銅粉末はその製法によって粒子の形状や粒径が異なり、
電解法(電気分解によって粉末状に銅を析出させる方法
)では樹枝状で純度の高い粉末が、還元法(酸化物を還
元性ガスで還元させて作る方法)では、海綿状の多孔質
な°微粒子が提供される。そして上記した本発明の導電
回路を形成するためには!jil導電ペーストは次のよ
うな特性を備えていなければならない。
電解法(電気分解によって粉末状に銅を析出させる方法
)では樹枝状で純度の高い粉末が、還元法(酸化物を還
元性ガスで還元させて作る方法)では、海綿状の多孔質
な°微粒子が提供される。そして上記した本発明の導電
回路を形成するためには!jil導電ペーストは次のよ
うな特性を備えていなければならない。
(1) スクリーン印刷性がよく、ファインパターン
が形成できること。
が形成できること。
(2)基板との密着性に優れていること。
(3)化学銅めっきの高温アルカリ浴に耐えること。
(4)銅めっきとよく密着すること。
(5)経時変化による粘度変化が少なく、安定した印刷
性が得られること。
性が得られること。
このような要求を満たすため上記銅導電ペーストは、銅
粉末としては、電気分解によって析出する樹枝状粉を多
く含み、純度の高い電解銅粉と、金属酸化物から還元し
て作った多孔質海綿状の微粉末等を使用している。また
これらの銅粉をフレーク状に加工した粉末(粉砕粉)も
使用される。
粉末としては、電気分解によって析出する樹枝状粉を多
く含み、純度の高い電解銅粉と、金属酸化物から還元し
て作った多孔質海綿状の微粉末等を使用している。また
これらの銅粉をフレーク状に加工した粉末(粉砕粉)も
使用される。
銅粉末のペースト中への含率を高めるためには、粒径や
形状の異なる粒子を、最密充填するように配合すること
が必要となる。
形状の異なる粒子を、最密充填するように配合すること
が必要となる。
次に11 ’J電ペーストのバインダについて説明する
と、バインダは、多量の粉末の分散ヘヒクとして、また
基板への強力な接着剤として働く必要があり、同時に化
学1同めっきのアルカリ浴に十分耐えるものでなければ
ならない。
と、バインダは、多量の粉末の分散ヘヒクとして、また
基板への強力な接着剤として働く必要があり、同時に化
学1同めっきのアルカリ浴に十分耐えるものでなければ
ならない。
そこでバインダとしてフェノール樹脂と、エポキシ系樹
脂を用い、銅粉末の含率を変えて作った銅導電ペースト
の銅箔及びガラスエポキシ基板への密着性と、めっきの
析出度合、及びめっき膜の密着性を化学i同めっき処理
後測定したところ、耐アルカリ性付与のため、合成ゴム
誘導体を配合したエポキシ樹脂が最もバランスのとれた
バインダであることが判明した。即ち、合成ゴム誘導体
を配合したエポキシ樹脂のバインダは、銅粉末含率が大
きく、銅箔及びガラスエポキシ基板への密着性が極めて
良好で、まためっきの析出性が極めて良好であり、更に
めっき膜の密着性が極めて良好である。
脂を用い、銅粉末の含率を変えて作った銅導電ペースト
の銅箔及びガラスエポキシ基板への密着性と、めっきの
析出度合、及びめっき膜の密着性を化学i同めっき処理
後測定したところ、耐アルカリ性付与のため、合成ゴム
誘導体を配合したエポキシ樹脂が最もバランスのとれた
バインダであることが判明した。即ち、合成ゴム誘導体
を配合したエポキシ樹脂のバインダは、銅粉末含率が大
きく、銅箔及びガラスエポキシ基板への密着性が極めて
良好で、まためっきの析出性が極めて良好であり、更に
めっき膜の密着性が極めて良好である。
次に上記■アサヒ化学研究所製銅導電ペーストACP−
007Pに析出した銅めっきの特性についてその一例を
説明すると、色調、形状は赤褐色かつペースト状であり
、粘度は25°Cにおいて300乃至500 psであ
り、銅箔上及び樹脂基板上の接着性は何れもテープテス
トに合格するものであり、銅めっき後めっきと銅導電ペ
ーストとの接着性はテープテスト合格であり、半田付性
は拡がり率が96%以上で、引張り強度(3X3mm2
)は3.0 kg以上である。
007Pに析出した銅めっきの特性についてその一例を
説明すると、色調、形状は赤褐色かつペースト状であり
、粘度は25°Cにおいて300乃至500 psであ
り、銅箔上及び樹脂基板上の接着性は何れもテープテス
トに合格するものであり、銅めっき後めっきと銅導電ペ
ーストとの接着性はテープテスト合格であり、半田付性
は拡がり率が96%以上で、引張り強度(3X3mm2
)は3.0 kg以上である。
なお、上記銅導電ペーストの構成成分及び導電特性等に
ついての詳細は本願出願人の出願である特願昭55−6
609 (特開昭56−103260)及び特願昭6
0−216041に詳細に説明されているのでその説明
は省略する。
ついての詳細は本願出願人の出願である特願昭55−6
609 (特開昭56−103260)及び特願昭6
0−216041に詳細に説明されているのでその説明
は省略する。
次に本発明に用いる抵抗ペーストについて説明すると、
抵抗ペーストの材料組成には導電材料として高純度精製
カーボン、グラファイト等の微粉末が用いられ、結合剤
としてエポキシ、フェノール、メラミン、アクリル等の
熱硬化性樹脂が使用される。更に抵抗ペーストの粘度調
整用として揮発性の遅い高沸点溶剤を使用する。
抵抗ペーストの材料組成には導電材料として高純度精製
カーボン、グラファイト等の微粉末が用いられ、結合剤
としてエポキシ、フェノール、メラミン、アクリル等の
熱硬化性樹脂が使用される。更に抵抗ペーストの粘度調
整用として揮発性の遅い高沸点溶剤を使用する。
抵抗ペーストの製造に際しては夫々の成分に対して数多
くの特性が要求される。例えば機能性粉体の特性として
は、粒子が細かく均一なこと、純度が高く高品質なこと
、抵抗値のバラツキが少ないこと及び粉体と配合樹脂と
のなじみがよいことである。
くの特性が要求される。例えば機能性粉体の特性として
は、粒子が細かく均一なこと、純度が高く高品質なこと
、抵抗値のバラツキが少ないこと及び粉体と配合樹脂と
のなじみがよいことである。
次にポリマとしての特性は、粉体との相溶性がよいこと
、常温放置しても膜張りを起こさないこと、常温放置し
ても抵抗値が変動しないこと、常温で硬化せず加熱によ
り速かに硬化すること、硬化膜は温度、湿度により体積
変化を起こしにくいこと、若干のフレキシビリチーを有
し、基材との密着性に優れていること、耐熱性、耐湿性
に優れていること及びアンダコート、オーバコート剤と
の層間密着性に優れていることである。
、常温放置しても膜張りを起こさないこと、常温放置し
ても抵抗値が変動しないこと、常温で硬化せず加熱によ
り速かに硬化すること、硬化膜は温度、湿度により体積
変化を起こしにくいこと、若干のフレキシビリチーを有
し、基材との密着性に優れていること、耐熱性、耐湿性
に優れていること及びアンダコート、オーバコート剤と
の層間密着性に優れていることである。
次に溶剤特性としては、連続印刷に対しての安定性に優
れていること(版の目詰りや乳剤膜を侵さないこと)、
常温での蒸発速度が遅く水分を吸着しないこと、常温±
10°C前後で粘度が急激に変化しないこと及び常温又
は加熱時での蒸気は刺激臭や毒性がないことである。
れていること(版の目詰りや乳剤膜を侵さないこと)、
常温での蒸発速度が遅く水分を吸着しないこと、常温±
10°C前後で粘度が急激に変化しないこと及び常温又
は加熱時での蒸気は刺激臭や毒性がないことである。
このような諸条件を満たす抵抗ペーストとして、例えば
■アサヒ化学研究所製抵抗ペーストTO−IKは、半田
付は後の抵抗変化率については半田付は温度240°C
と260℃の2点で0.5%程度の非常にわずかな変化
率であり、実用に際しても信頼性に優れたものである。
■アサヒ化学研究所製抵抗ペーストTO−IKは、半田
付は後の抵抗変化率については半田付は温度240°C
と260℃の2点で0.5%程度の非常にわずかな変化
率であり、実用に際しても信頼性に優れたものである。
またこのTO−IKなる抵抗ペーストは、示差熱分析曲
線についても、半田付は温度までに急激な吸熱、発熱反
応を示さないので、そのための抵抗体の体積変化が極め
て小さいものと推定される。
線についても、半田付は温度までに急激な吸熱、発熱反
応を示さないので、そのための抵抗体の体積変化が極め
て小さいものと推定される。
次に、耐めっきレジストについて説明すると、本発明で
は、■アサヒ化学研究所製CR−2001なる耐めっき
レジストを用いるが、この耐めっきレジストは、多層配
線基板回路を形成しようとするとき、第1層導電回路に
第2層導電回路を接続しては不都合な場合、第1層導電
回路の上に耐めっきレジストを印刷法により被覆するが
、絶縁性が良好であると同時に、特に耐アルカリ性に優
れた性質が要求される。化学銅めっき浴と同じpH12
のアルカリ浴中、70℃にて4時間以上の酸性を持つ耐
めっきレジストとして開発されたのがこのCR−200
1なる耐めっきレジストである。
は、■アサヒ化学研究所製CR−2001なる耐めっき
レジストを用いるが、この耐めっきレジストは、多層配
線基板回路を形成しようとするとき、第1層導電回路に
第2層導電回路を接続しては不都合な場合、第1層導電
回路の上に耐めっきレジストを印刷法により被覆するが
、絶縁性が良好であると同時に、特に耐アルカリ性に優
れた性質が要求される。化学銅めっき浴と同じpH12
のアルカリ浴中、70℃にて4時間以上の酸性を持つ耐
めっきレジストとして開発されたのがこのCR−200
1なる耐めっきレジストである。
これは銅導電ペーストACP−007Pと同様な、合成
ゴムを配合したエポキシ樹脂を主成分とするペーストで
、180メソシユのポリエステルスクリーンを用いて印
刷し、150℃にて30分間加熱して硬化させる。耐薬
品性、耐電圧性から15乃至308℃程度の厚膜が好ま
しい。その主な特長は以下のようである。即ち、基材に
対する密着力が強く、また銅箔に対する接着性に優れて
おり、耐アルカリ性(pH12)に長時間浸しても硬化
膜が劣化せず、バードナは毒性の弱いアルカリ性である
ので使用上安全である。またこの耐めっきレジストの使
用方法は、塗布方法についはスクリーン印刷により、混
合比率は主剤100gに対して硬化剤がLogである。
ゴムを配合したエポキシ樹脂を主成分とするペーストで
、180メソシユのポリエステルスクリーンを用いて印
刷し、150℃にて30分間加熱して硬化させる。耐薬
品性、耐電圧性から15乃至308℃程度の厚膜が好ま
しい。その主な特長は以下のようである。即ち、基材に
対する密着力が強く、また銅箔に対する接着性に優れて
おり、耐アルカリ性(pH12)に長時間浸しても硬化
膜が劣化せず、バードナは毒性の弱いアルカリ性である
ので使用上安全である。またこの耐めっきレジストの使
用方法は、塗布方法についはスクリーン印刷により、混
合比率は主剤100gに対して硬化剤がLogである。
また硬化条件は、温度範囲が150乃至200℃、設定
時間が30乃至15分である。
時間が30乃至15分である。
また主な特性としては色調、形状は緑色がつインク状で
あり、密着性(クロスカット)は100/100 (
銅箔面)、表面硬度(エンピッ使用)は811以上、耐
溶剤性(トリクロルエチレン中)は15秒以上、半[7
1(j・k熱性(260“C)は5サイクル以上、表面
絶縁抵抗値5xlO1:lΩ以上、体積抵抗値は1X4
0”Ω−cm、耐電圧(15μm)は3.5 kV以上
、誘電正接(IMtlz)は0,03以下である。
あり、密着性(クロスカット)は100/100 (
銅箔面)、表面硬度(エンピッ使用)は811以上、耐
溶剤性(トリクロルエチレン中)は15秒以上、半[7
1(j・k熱性(260“C)は5サイクル以上、表面
絶縁抵抗値5xlO1:lΩ以上、体積抵抗値は1X4
0”Ω−cm、耐電圧(15μm)は3.5 kV以上
、誘電正接(IMtlz)は0,03以下である。
効果
本発明は、上記のように構成されるものであるから、洞
貼積層基板に形成された銅箔からなる第1層導電回路の
うち第2層導電回路と電気的に接続する必要がある部分
にのみ上記新開発された金属めっき性の良好な銅導電ペ
ーストを塗布して加熱硬化させ、その上に銅の化学めっ
き等の金属めっきを施し、該銅導電ペーストの導電性を
銅箔と同程度に向上させて第2N導電回路となし、銅箔
を用いたプリント基板等の基板の片面に電気的に接続さ
れた少なくとも2Nの導電回路を形成することができ、
またこの結果従来の両面スルホール基板で達成し得た同
等の回路密度のものであれば片面にすべての回路を形成
することができる効果があり、銅箔の貼付は及びエツチ
ング加工の材料及び工数を2分の1に削減し得、また高
価なNG装置によるスルホールの穴あけ加工が不要とな
り、プリント基板における導電回路の形成工程を飛躍的
に簡略化し得、また完成品としてのプリント基板のコス
トを従来品の約2分の1に低減させることができるとい
う効果がある。また上記のような第2N導電回路の電気
的に接続されていない両部分に導電性の良好な端子用導
電ペーストを塗布して加熱硬化させて一対の端子部を形
成し、該一対の端子部に所定の電気抵抗値を有する抵抗
ペーストを塗布して加熱硬化させて第2層導電回路に抵
抗回路を形成するようにしたので、従来の抵抗器、その
基板への挿入又は接着作業及び半田付作業を不要とする
ことができ、またこの結果超薄型の抵抗回路を提供し得
、しかもプリント配線基板の実装密度の向上、軽量化及
び製造工程の省力化を図ることができ、また誤配線な抵
抗器の挿入ミスのおそれをなくし、プリント配線基板の
抵抗回路の信頼性を向上させ、コストの低減を図ること
ができる等極めて優れた多くの効果がある。
貼積層基板に形成された銅箔からなる第1層導電回路の
うち第2層導電回路と電気的に接続する必要がある部分
にのみ上記新開発された金属めっき性の良好な銅導電ペ
ーストを塗布して加熱硬化させ、その上に銅の化学めっ
き等の金属めっきを施し、該銅導電ペーストの導電性を
銅箔と同程度に向上させて第2N導電回路となし、銅箔
を用いたプリント基板等の基板の片面に電気的に接続さ
れた少なくとも2Nの導電回路を形成することができ、
またこの結果従来の両面スルホール基板で達成し得た同
等の回路密度のものであれば片面にすべての回路を形成
することができる効果があり、銅箔の貼付は及びエツチ
ング加工の材料及び工数を2分の1に削減し得、また高
価なNG装置によるスルホールの穴あけ加工が不要とな
り、プリント基板における導電回路の形成工程を飛躍的
に簡略化し得、また完成品としてのプリント基板のコス
トを従来品の約2分の1に低減させることができるとい
う効果がある。また上記のような第2N導電回路の電気
的に接続されていない両部分に導電性の良好な端子用導
電ペーストを塗布して加熱硬化させて一対の端子部を形
成し、該一対の端子部に所定の電気抵抗値を有する抵抗
ペーストを塗布して加熱硬化させて第2層導電回路に抵
抗回路を形成するようにしたので、従来の抵抗器、その
基板への挿入又は接着作業及び半田付作業を不要とする
ことができ、またこの結果超薄型の抵抗回路を提供し得
、しかもプリント配線基板の実装密度の向上、軽量化及
び製造工程の省力化を図ることができ、また誤配線な抵
抗器の挿入ミスのおそれをなくし、プリント配線基板の
抵抗回路の信頼性を向上させ、コストの低減を図ること
ができる等極めて優れた多くの効果がある。
実施例1
紙フェノール基板にACP−007Pなる銅導電ペース
トを直接印刷して150℃にて所定時間加熱して硬化さ
せた後、アルカリ、酸処理を行い、その表面に化学銅め
っきを施した場合において、化学銅めっきの厚さが6μ
mとなり、これに測定用端子にリード線(錫めっき線0
.5 vAφ)を半田付けした(3秒以内)。この場合
、銅導電ペーストの硬化時間が30分では半田引張り強
度(kg/3 x 3 mm2)は5.1に+rであり
、また硬化時間が60分では5.9 kgであった。
トを直接印刷して150℃にて所定時間加熱して硬化さ
せた後、アルカリ、酸処理を行い、その表面に化学銅め
っきを施した場合において、化学銅めっきの厚さが6μ
mとなり、これに測定用端子にリード線(錫めっき線0
.5 vAφ)を半田付けした(3秒以内)。この場合
、銅導電ペーストの硬化時間が30分では半田引張り強
度(kg/3 x 3 mm2)は5.1に+rであり
、また硬化時間が60分では5.9 kgであった。
次に同様な条件で基板にガラスエポキシ基板を用いた場
合には硬化時間が30分では引張り強度は5.9kg、
硬化時間が60分では6.2kgであった。
合には硬化時間が30分では引張り強度は5.9kg、
硬化時間が60分では6.2kgであった。
実施例2
フェノール基板にCR−2001なる耐めっきレジスト
を印刷し、150℃にて30分間加熱して硬化させ、次
にACP−007Pなる銅導電ペーストを印刷し、15
0℃にて所定時間加熱して硬化させた後、アルカリ、酸
処理を行い、化学銅めっきを行った。化学i同めっきの
厚さは6μmであり、測定用端子にリード線(錫めっき
線0゜5 m*φ)を半田付けした(3秒以内)。この
場合の半田引張り強度(kg/ 3 X 3 am”
)は銅導電ペーストの硬化時間が30分では5.9 k
g、硬化時間が60分では6.1kgであった。
を印刷し、150℃にて30分間加熱して硬化させ、次
にACP−007Pなる銅導電ペーストを印刷し、15
0℃にて所定時間加熱して硬化させた後、アルカリ、酸
処理を行い、化学銅めっきを行った。化学i同めっきの
厚さは6μmであり、測定用端子にリード線(錫めっき
線0゜5 m*φ)を半田付けした(3秒以内)。この
場合の半田引張り強度(kg/ 3 X 3 am”
)は銅導電ペーストの硬化時間が30分では5.9 k
g、硬化時間が60分では6.1kgであった。
同様な条件において、ガラスエポキシ基十反を用いた場
合には、硬化時間が30分の場合に半田引張り強度は6
.1kg、硬化時間が60分の場合には6.9kgであ
った。
合には、硬化時間が30分の場合に半田引張り強度は6
.1kg、硬化時間が60分の場合には6.9kgであ
った。
図面は本発明の実施例に係り、第1図は胴貼積層基板の
縦断面図、第2図は第1図に示すものに耐エツチングレ
ジストを塗布した状態を示す縦断面図、第3図は第2図
に示すものにエツチング加工を施して銅箔による複数の
第1Fm電回路を形成した状態を示す縦断面図、第4図
は第3図に示すものに耐めっきレジストを塗布した状態
を示す縦断面図、第5図は第4図に示すものに銅導電ペ
ーストを塗布した状態を示す縦断面図、第6図は第5図
に示すものに無電解銅めっきを施して洞めっき層による
第2層導電回路を形成した状態を示す縦断面図、第7図
は第6図に示すものに端子用導電ペーストを塗布した状
態を示す縦断面図、第8図は第7図に示すものに抵抗ペ
ーストを塗布して抵抗回路を形成した状態を示す縦断面
図、第9図は第8図に示すものにオーバコートを塗布し
て完成したプリント配線基板の縦断面図である。 1は基板、3は胴貼積層基板、6は耐めっきレジスト、
8は銅箔、9は銅導電ペースト、10は金属めっき層の
一例たる銅めっき層、13は抵抗回路、14は抵抗ペー
スト、19は端子用導電ペースト、20は端子部、C1
は第1層導電回路、C2は第2層導電回路である。
縦断面図、第2図は第1図に示すものに耐エツチングレ
ジストを塗布した状態を示す縦断面図、第3図は第2図
に示すものにエツチング加工を施して銅箔による複数の
第1Fm電回路を形成した状態を示す縦断面図、第4図
は第3図に示すものに耐めっきレジストを塗布した状態
を示す縦断面図、第5図は第4図に示すものに銅導電ペ
ーストを塗布した状態を示す縦断面図、第6図は第5図
に示すものに無電解銅めっきを施して洞めっき層による
第2層導電回路を形成した状態を示す縦断面図、第7図
は第6図に示すものに端子用導電ペーストを塗布した状
態を示す縦断面図、第8図は第7図に示すものに抵抗ペ
ーストを塗布して抵抗回路を形成した状態を示す縦断面
図、第9図は第8図に示すものにオーバコートを塗布し
て完成したプリント配線基板の縦断面図である。 1は基板、3は胴貼積層基板、6は耐めっきレジスト、
8は銅箔、9は銅導電ペースト、10は金属めっき層の
一例たる銅めっき層、13は抵抗回路、14は抵抗ペー
スト、19は端子用導電ペースト、20は端子部、C1
は第1層導電回路、C2は第2層導電回路である。
Claims (1)
- 【特許請求の範囲】 1 銅貼積層基板にエッチング加工を施して銅箔により
複数の第1層導電回路を形成し、該第1層導電回路と第
2層導電回路とを電気的に接続する必要がある部分を残
して前記基板に耐めっきレジストを塗布し、前記複数の
第1層導電回路にその一部が互いに電気的に接続しない
ようにして金属めっき性の良好な銅導電ペーストを塗布
して加熱硬化させ、この状態で前記基板を清浄にして後
、これを金属めっき液に浸し、前記銅導電ペーストの表
面に金属めっきを施し、該金属めっき層と該銅導電ペー
ストとにより前記第2層導電回路を形成し、該第2層導
電回路の電気的に接続されていない両部分に導電性の良
好な端子用導電ペーストを塗布して加熱硬化させて一対
の端子部を形成し、該一対の端子部に所定の電気抵抗値
を有する抵抗ペーストを塗布して加熱硬化させ、前記第
2層導電回路間に抵抗回路を形成することを特徴とする
基板に抵抗回路を形成する方法。 2 前記基板は、ポリマ基板であることを特徴とする特
許請求の範囲第1項に記載の基板に抵抗回路を形成する
方法。 3 前記金属めっきは、化学銅めっきであることを特徴
とする特許請求の範囲第1項に記載の基板に抵抗回路を
形成する方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61005643A JPS62163302A (ja) | 1986-01-14 | 1986-01-14 | ポリマ基板に抵抗回路を形成する方法 |
US06/940,733 US4724040A (en) | 1986-01-14 | 1986-12-11 | Method for producing electric circuits on a base boad |
NL8700053A NL8700053A (nl) | 1986-01-14 | 1987-01-12 | Werkwijze voor het vormen van elektrische bedrading op een basisplaat. |
FR878700273A FR2593015B1 (fr) | 1986-01-14 | 1987-01-13 | Procede pour la realisation de circuits electriques sur une plaque de base |
GB8700716A GB2186433B (en) | 1986-01-14 | 1987-01-13 | A method for producing electric circuits on a base board |
KR1019870000191A KR900003158B1 (ko) | 1986-01-14 | 1987-01-13 | 기판상의 전기회로 형성방법 |
DE19873700912 DE3700912A1 (de) | 1986-01-14 | 1987-01-14 | Verfahren zum herstellen elektrischer schaltkreise auf grundplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61005643A JPS62163302A (ja) | 1986-01-14 | 1986-01-14 | ポリマ基板に抵抗回路を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62163302A true JPS62163302A (ja) | 1987-07-20 |
JPH0350405B2 JPH0350405B2 (ja) | 1991-08-01 |
Family
ID=11616814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61005643A Granted JPS62163302A (ja) | 1986-01-14 | 1986-01-14 | ポリマ基板に抵抗回路を形成する方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS62163302A (ja) |
GB (1) | GB2186433B (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731320A (en) * | 1980-07-31 | 1982-02-19 | Matsushita Electric Works Ltd | Leakage current detector |
-
1986
- 1986-01-14 JP JP61005643A patent/JPS62163302A/ja active Granted
-
1987
- 1987-01-13 GB GB8700716A patent/GB2186433B/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731320A (en) * | 1980-07-31 | 1982-02-19 | Matsushita Electric Works Ltd | Leakage current detector |
Also Published As
Publication number | Publication date |
---|---|
JPH0350405B2 (ja) | 1991-08-01 |
GB2186433B (en) | 1990-02-14 |
GB2186433A (en) | 1987-08-12 |
GB8700716D0 (en) | 1987-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4404237A (en) | Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal | |
US4487811A (en) | Electrical conductor | |
US4735676A (en) | Method for forming electric circuits on a base board | |
KR900003158B1 (ko) | 기판상의 전기회로 형성방법 | |
JPH0237117B2 (ja) | Kibannidodenkairookeiseisuruhoho | |
JPS62163302A (ja) | ポリマ基板に抵抗回路を形成する方法 | |
JP3273015B2 (ja) | 導電性ペーストの製造方法 | |
JPS62163387A (ja) | 基板に蓄電回路を形成する方法 | |
JPH0931419A (ja) | 異方性導電接着フィルム | |
JPH0373503A (ja) | 回路形成方法 | |
JPS62163395A (ja) | 基板に導電回路を形成する方法 | |
JP2000082332A (ja) | ビア充填用導電ペ―スト組成物 | |
JPH08148035A (ja) | 導電性材料及びそれを用いた導電性ペースト | |
JPS6387797A (ja) | 基板に導電回路を形成する方法 | |
JPS6387795A (ja) | 基板に導電回路を形成する方法 | |
JPS61171192A (ja) | 導電回路の形成方法 | |
JP3336315B2 (ja) | 導電性ペーストおよびそれを用いたプリント配線基板 | |
JP2673825B2 (ja) | 多層回路基板の製造方法 | |
JPS6387796A (ja) | 基板に導電回路を形成する方法 | |
JPH08138437A (ja) | 導電性材料及びそれを用いた導電性ペースト | |
JPH0410754B2 (ja) | ||
JPH0339536B2 (ja) | ||
JPH0237083B2 (ja) | ||
JPH0415270A (ja) | 導電ペースト | |
JPS5810886A (ja) | 絶縁基板に導体回路を作成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |