JPS6216068A - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS6216068A JPS6216068A JP15265285A JP15265285A JPS6216068A JP S6216068 A JPS6216068 A JP S6216068A JP 15265285 A JP15265285 A JP 15265285A JP 15265285 A JP15265285 A JP 15265285A JP S6216068 A JPS6216068 A JP S6216068A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- capacitor
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は小形電気機器に用いるＤＣ−ＤＣコ、。
バークに関するもの−（二・ちる。
従来の技術
従来この種のＤＣ−ＤＣコンバータｌ’Ｊ、第３ｆｆｌ
に示すように直流電源１と、スイッチング素子２とリア
クトル３と、７ングンサ４の直列回路を形成し、′：′
１ンデン１１−４と並列例負荷を接）；完している３、
ダイオード６は直流電源１とスイッチング素子２と並列
に接続されている。制御回路６はコンデンサ４の両端の
電圧を検知し、その電圧が所定の筑Ｖ、以下の場合にス
イッチング素子をオンし、所定の値７２以上の場合にス
イッチング素子２をオフする。例えば、コンデンサ４０
両端の電圧がＶ。
に示すように直流電源１と、スイッチング素子２とリア
クトル３と、７ングンサ４の直列回路を形成し、′：′
１ンデン１１−４と並列例負荷を接）；完している３、
ダイオード６は直流電源１とスイッチング素子２と並列
に接続されている。制御回路６はコンデンサ４の両端の
電圧を検知し、その電圧が所定の筑Ｖ、以下の場合にス
イッチング素子をオンし、所定の値７２以上の場合にス
イッチング素子２をオフする。例えば、コンデンサ４０
両端の電圧がＶ。
以下である場合にはスイッチング素子２がオンして直流
電源１からスイッチング素子２とリアクトル３を通して
コンデンサ４と負荷７の並列回路に電流が供給され、コ
ンデンサ４０両端の電圧がｖ２以トになるとスイッチン
グ素子２がオフする。そｊ〜でオン期間中にリアクトル
３に蓄えられたエネルギーはダイオード５を設けている
ためコンデンサ４と負荷７の並列回路に供給され、これ
らの回路には電流が流れるのが一般的であった。（ＣＱ
出版社トランジスタ技術 １９８４年７月号３２８ペー
ジ） 発明が解決しようとする問題点 このような従来の構成では、制御回路６の検知してスイ
ッチング素子をオン、オフさせる電圧値ｖ４．ｖ２の差
、すなわちヒステリシス電圧が小さい場合には制御回路
６がノイズによって誤動作しやすく、ヒステリシス電圧
を大きくすると、発振周波数が低くなってリアクトル３
に流れる電流ｉＩ。
電源１からスイッチング素子２とリアクトル３を通して
コンデンサ４と負荷７の並列回路に電流が供給され、コ
ンデンサ４０両端の電圧がｖ２以トになるとスイッチン
グ素子２がオフする。そｊ〜でオン期間中にリアクトル
３に蓄えられたエネルギーはダイオード５を設けている
ためコンデンサ４と負荷７の並列回路に供給され、これ
らの回路には電流が流れるのが一般的であった。（ＣＱ
出版社トランジスタ技術 １９８４年７月号３２８ペー
ジ） 発明が解決しようとする問題点 このような従来の構成では、制御回路６の検知してスイ
ッチング素子をオン、オフさせる電圧値ｖ４．ｖ２の差
、すなわちヒステリシス電圧が小さい場合には制御回路
６がノイズによって誤動作しやすく、ヒステリシス電圧
を大きくすると、発振周波数が低くなってリアクトル３
に流れる電流ｉＩ。
の最大値が大きくなり、リアクトル３が磁気飽和を起こ
しやすくなる。よってスイッチング素子２に流れる電流
のピーク値、およびダイオード６に流れる電流のピーク
値が大きくなるという問題点を有していた。
しやすくなる。よってスイッチング素子２に流れる電流
のピーク値、およびダイオード６に流れる電流のピーク
値が大きくなるという問題点を有していた。
またスイッチング素子２のスイッチングに時間遅れがあ
る場合にも、発振周波数が低下してしまうという問題点
を有していた。
る場合にも、発振周波数が低下してしまうという問題点
を有していた。
本発明は上記問題点に鑑み、発振周波数を低くすること
なしにヒステリシス電圧を大きくし、ノイズによる制御
回路の誤動作をなくして回路の信頼性を高め、またスイ
ッチング素子２のスイッチングに時間遅れがある場合に
は、時間遅れによって発振周波数低下１．が大きくなる
のを防止できるＤＣ−ＤＣコンバータを提供するもので
ある。
なしにヒステリシス電圧を大きくし、ノイズによる制御
回路の誤動作をなくして回路の信頼性を高め、またスイ
ッチング素子２のスイッチングに時間遅れがある場合に
は、時間遅れによって発振周波数低下１．が大きくなる
のを防止できるＤＣ−ＤＣコンバータを提供するもので
ある。
問題点を解決するための手段
この問題点を解決するために本発明のＤＣ−ＤＣコンバ
ータは、直流電源とスイッチング素子とリアクトルと抵
抗コンデンサを直列に接続し、かつ前記スイッチング素
子と直流電源にダイオードを並列に接続し、前記スイッ
チング素子は前記抵抗とコンデンサの直列回路の両端の
電圧を検知する制御回路によりオン、オフ制御される構
成としたものである。
ータは、直流電源とスイッチング素子とリアクトルと抵
抗コンデンサを直列に接続し、かつ前記スイッチング素
子と直流電源にダイオードを並列に接続し、前記スイッ
チング素子は前記抵抗とコンデンサの直列回路の両端の
電圧を検知する制御回路によりオン、オフ制御される構
成としたものである。
作用
この構成により、制御回路の検知できる電圧波形の立ち
上り時および立ち下り時を急峻とすることができるため
、ヒステリシス電圧を大きくしノイズによる誤動作を防
止できる。
上り時および立ち下り時を急峻とすることができるため
、ヒステリシス電圧を大きくしノイズによる誤動作を防
止できる。
実施例
以下発明の一実施例について、図面を参照しながら説明
する。
する。
本発明の一実施例を示すＤＣ−ＤＣコンバータは第１図
に示すように、直流電源１１と、スイッチング素子１２
とリアクトル１３と負荷１７を直列に接続しているダイ
オード１６は直流電源１１とスイッチング素子１２に並
列に接続されている。
に示すように、直流電源１１と、スイッチング素子１２
とリアクトル１３と負荷１７を直列に接続しているダイ
オード１６は直流電源１１とスイッチング素子１２に並
列に接続されている。
そして負荷１７と並列に接続されているコンデンサ１４
と抵抗１８の直列回路が設けられ、この両端の電圧Ｖ。
と抵抗１８の直列回路が設けられ、この両端の電圧Ｖ。
を検知し、その電圧が所定の値Ｖ。
以下の場合にスイッチング素子１２をオンし、所定の値
７２以上の場合にスイッチング素子１２をオフする制御
回路１６が設けられている。
７２以上の場合にスイッチング素子１２をオフする制御
回路１６が設けられている。
以下動作について説明する。コンデンサ１４と抵抗１８
の直列回路の両端の電圧Ｖ。がＶ、以下の場合には制御
回路１６はスイッチング素子１２をオンして直流電源１
１からスイッチング素子１２、リアクトル１３を介して
コンデンサ１４と抵抗１８の直列回路および負荷１７に
電流を供給する、またｖｏが７２以上になると制御回路
１６はスイッチング素子１２をオフし、オン期間中にリ
アクトル１３に蓄えられたエネルギーをダイオード１５
とリアクトル１３全通してコンデンサ１４と抵抗１８の
直列回路および負荷１７に電流を供給する。
の直列回路の両端の電圧Ｖ。がＶ、以下の場合には制御
回路１６はスイッチング素子１２をオンして直流電源１
１からスイッチング素子１２、リアクトル１３を介して
コンデンサ１４と抵抗１８の直列回路および負荷１７に
電流を供給する、またｖｏが７２以上になると制御回路
１６はスイッチング素子１２をオフし、オン期間中にリ
アクトル１３に蓄えられたエネルギーをダイオード１５
とリアクトル１３全通してコンデンサ１４と抵抗１８の
直列回路および負荷１７に電流を供給する。
さらに第２図を参照しながら本実施例のＤＣ−ＤＣコン
バータの動作を詳細に説明する。同図においてれはリア
クトル１３の電流、ｉｏはコンデンサ１４の電流、マ０
はコンデンサ１４の電圧、マ０は制御回路１６の検知電
圧の波形図である。
バータの動作を詳細に説明する。同図においてれはリア
クトル１３の電流、ｉｏはコンデンサ１４の電流、マ０
はコンデンサ１４の電圧、マ０は制御回路１６の検知電
圧の波形図である。
スイッチング素子１２がオンの期間がＴｏｎ 、オフの
期間がＴｏ ｆｆである。なるようにＶ、＋、 Ｖ２′
、 抵抗１８ｒの値を合わせた場合には、第２図に示
す工ｔ、、ｉｃ、’ｃの波形はほぼ等しい。
期間がＴｏ ｆｆである。なるようにＶ、＋、 Ｖ２′
、 抵抗１８ｒの値を合わせた場合には、第２図に示
す工ｔ、、ｉｃ、’ｃの波形はほぼ等しい。
従来の構成では抵抗１８を備えていないため抵抗値ｒ＝
ｏのためマ。＝ｖｏとなり、制御回路１６の検知電圧Ｖ
。は第２図のマ。の波形となる。よって制御回路１６の
ヒステリシス電圧はスイッチンクヲ行う時点ｔ１とｔ２
ノ電圧ｖ、 ＝ａ 、 ｖ２＝ｂノ差ｂ−ａとなる。
ｏのためマ。＝ｖｏとなり、制御回路１６の検知電圧Ｖ
。は第２図のマ。の波形となる。よって制御回路１６の
ヒステリシス電圧はスイッチンクヲ行う時点ｔ１とｔ２
ノ電圧ｖ、 ＝ａ 、 ｖ２＝ｂノ差ｂ−ａとなる。
本実施例では抵抗１８全備えているため制御回路１６の
塗加電圧ｖ０は Ｏａ 工Ｃ となり、第２図のＶ。の波形となる。よって制御回路１
６のヒステリシス電圧はスイッチングを行う時点ｔ、と
ｔ２ノ電圧Ｖ、＝ Ｃｒ Ｖ２ ＝ ｄ ノ差ｄ−Ｃと
なる。そしてそれぞれのヒステリシス電圧は以下の関係
を有している。
塗加電圧ｖ０は Ｏａ 工Ｃ となり、第２図のＶ。の波形となる。よって制御回路１
６のヒステリシス電圧はスイッチングを行う時点ｔ、と
ｔ２ノ電圧Ｖ、＝ Ｃｒ Ｖ２ ＝ ｄ ノ差ｄ−Ｃと
なる。そしてそれぞれのヒステリシス電圧は以下の関係
を有している。
ｄ−ｃ）ｂ−ａ
つまり従来の回路よりもヒステリシス電圧を大きくする
ことができる。
ことができる。
次に、スイッチング素子１２の動作遅れがある場合につ
いて説明する。
いて説明する。
本実施例および従来例のターンオンおよびターンオフす
る電圧Ｖ＋ ＝＝ ａ 、 Ｖ２ ＝ｂとする。本実施
例ではターンオンがｔｄ、 、ターンオフがｔｄ２遅れ
ても第２図に示すようにｖｏの波形はｔｄｌでは亀。
る電圧Ｖ＋ ＝＝ ａ 、 Ｖ２ ＝ｂとする。本実施
例ではターンオンがｔｄ、 、ターンオフがｔｄ２遅れ
ても第２図に示すようにｖｏの波形はｔｄｌでは亀。
ｔｄ２ではｂとなりターンオン、ターンオフ動作するが
、従来のように抵抗１８のない場合には、マ。
、従来のように抵抗１８のない場合には、マ。
の波形となり、ｖｏはｔｄｌではｆ 、 ｔｄ２ では
ｅとなり、ｆは乙小さく、ｅはｂよシ大きいため、この
時点ではターンオン、ターンオフが行われないため、ス
イッチング素子の時間遅れに対応することができない。
ｅとなり、ｆは乙小さく、ｅはｂよシ大きいため、この
時点ではターンオン、ターンオフが行われないため、ス
イッチング素子の時間遅れに対応することができない。
なお、本実施例では、負荷１７は、抵抗１８とコンデン
サ１４の直列回路の両端に接続しているが、コンデンサ
１４の両端に接続してもよい。この場合には、抵抗１８
に負荷電流が流れるため負荷に供給される電圧は第１図
に示した回路の場合よりも低くなるが、負荷の両端に直
接コンデンサが接続された構成になるため高周波に対す
るインピーダンスが低くなるという特徴である。またコ
ンデンサ１４の両端に第１の負荷を、コンデンサ１４と
抵抗１８の直列回路の両端に第２の負荷を接続してもよ
いことはいうまでもない。
サ１４の直列回路の両端に接続しているが、コンデンサ
１４の両端に接続してもよい。この場合には、抵抗１８
に負荷電流が流れるため負荷に供給される電圧は第１図
に示した回路の場合よりも低くなるが、負荷の両端に直
接コンデンサが接続された構成になるため高周波に対す
るインピーダンスが低くなるという特徴である。またコ
ンデンサ１４の両端に第１の負荷を、コンデンサ１４と
抵抗１８の直列回路の両端に第２の負荷を接続してもよ
いことはいうまでもない。
発明の効果
以上の実施例により明らかなように、本発明のＤＣ−Ｄ
Ｃコンバータは、抵抗とコンデンサの直列回路の両端の
電圧を検知してスイッチング素子を制御することにより
発振周波数を低くすることなしにヒステリシス電圧を大
きくしノイズによる誤動作を防止でき、信頼性を高める
ことができる。
Ｃコンバータは、抵抗とコンデンサの直列回路の両端の
電圧を検知してスイッチング素子を制御することにより
発振周波数を低くすることなしにヒステリシス電圧を大
きくしノイズによる誤動作を防止でき、信頼性を高める
ことができる。
またスイッチング素子のスイッチングに時間遅れがある
場合でも発振周波数の低下を防ぎ、周波数の低下による
リアクトル電流、スイッチング素子電流、ダイオード電
流のピーク値の増大を防ぎ回路の小形、軽量、低コスト
化を図ることができる。
場合でも発振周波数の低下を防ぎ、周波数の低下による
リアクトル電流、スイッチング素子電流、ダイオード電
流のピーク値の増大を防ぎ回路の小形、軽量、低コスト
化を図ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すＤＣ−ＤＣコンバータ
の回路図、第２図は第１図の回路の動作を示す波形図、
第３図は従来のＤＣ−ＤＣコンバータの回路図である。 １１・・・・・・直流電源、１２・・・・・・スイッチ
ング素子、１３・・・・・・リアクトノへ １４・・・
・・・コンデンサ、１５・・・・・ダイオード、１６・
・・・・・制御回路、１８・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 手続補正書 昭和６１年５ 月 ６０ 昭和６０年特許願第１５２６５２号 ２発明の名称 ＤＣ−ＩＩコンバータ ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市太字門真１００６番地名
称 （５８２）松下電器産業株式会社代表台
谷 井 昭 雄へ代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ６補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 ０図面 ６、補正の内容 （１）明細書の特許請求の範囲の欄を別紙の通り補正し
ます。 （２）同第６頁第１６行のｒ ｖｏ−ｖｃ−）−ｒｉｏ
ｊ をｒ ＶＯ＝Ｖ（、＋ｒ ｉ ＣＪに補正します。 （３）同第７頁第７行〜第１７行の「本実施例〜できな
い。」を下記の通り補正します。 「本実施例において制御回路１６ば、ｖｏがｖ１以下の
時にスイッチング素子１２にオン信号を出力し、ｖＯが
７２以上の時にスイッチング素子１２にオフ信号を出力
し、スイッチング素子１２は、制御回路１６からの信号
がオン信号からオフ信号になった場合、ｔｄｌの時間遅
れの後ターンオフし、オフ信号からオン信号になった場
合、ｔｄ２の時間遅れの後にターンオンするものとする
。 この場合、本実施例においては、第２図に示す一ヨウニ
、Ｖ、 ＝ｌｌ 、 Ｖ２ ＝ｂ、テ動作するが、従来
のように抵抗１Ｂがない場合には、制御回路の□ ｉ 検知電圧は、ＴＱになるためｖ＋＝うｒＶ２＝ｆ
としなければならないが、ｅ＞ｆであるためｖｌ〉ｖ
ｌとなってしまうので、制御回路を構成することができ
ずスイッチング素子の時間遅れに対応することができな
い。」 （４）同第８頁第５行の［特徴であるＯＪを「特徴があ
る。」に補正します。 （５）図面第２図を別紙の通り補正します。 ２、特許請求の範囲 直流電源とスイッチング素子とリアクトルと抵抗とコン
デンサを直列に接続し、かつ前記スイッチング素子と直
流電源の直列回路にダイオードを並列に接続し、前記抵
抗とコンデンサの直列回路と、前記スイッチング素子は
前記抵抗とコンデンサの直列回路の両端の電圧を検知す
る制御回路によりオン、オフ制御されるＤＣ−ＤＣコン
バータ。
の回路図、第２図は第１図の回路の動作を示す波形図、
第３図は従来のＤＣ−ＤＣコンバータの回路図である。 １１・・・・・・直流電源、１２・・・・・・スイッチ
ング素子、１３・・・・・・リアクトノへ １４・・・
・・・コンデンサ、１５・・・・・ダイオード、１６・
・・・・・制御回路、１８・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 手続補正書 昭和６１年５ 月 ６０ 昭和６０年特許願第１５２６５２号 ２発明の名称 ＤＣ−ＩＩコンバータ ３補正をする者 事件との関係 特 許 出 願
人任 所 大阪府門真市太字門真１００６番地名
称 （５８２）松下電器産業株式会社代表台
谷 井 昭 雄へ代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ６補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 ０図面 ６、補正の内容 （１）明細書の特許請求の範囲の欄を別紙の通り補正し
ます。 （２）同第６頁第１６行のｒ ｖｏ−ｖｃ−）−ｒｉｏ
ｊ をｒ ＶＯ＝Ｖ（、＋ｒ ｉ ＣＪに補正します。 （３）同第７頁第７行〜第１７行の「本実施例〜できな
い。」を下記の通り補正します。 「本実施例において制御回路１６ば、ｖｏがｖ１以下の
時にスイッチング素子１２にオン信号を出力し、ｖＯが
７２以上の時にスイッチング素子１２にオフ信号を出力
し、スイッチング素子１２は、制御回路１６からの信号
がオン信号からオフ信号になった場合、ｔｄｌの時間遅
れの後ターンオフし、オフ信号からオン信号になった場
合、ｔｄ２の時間遅れの後にターンオンするものとする
。 この場合、本実施例においては、第２図に示す一ヨウニ
、Ｖ、 ＝ｌｌ 、 Ｖ２ ＝ｂ、テ動作するが、従来
のように抵抗１Ｂがない場合には、制御回路の□ ｉ 検知電圧は、ＴＱになるためｖ＋＝うｒＶ２＝ｆ
としなければならないが、ｅ＞ｆであるためｖｌ〉ｖ
ｌとなってしまうので、制御回路を構成することができ
ずスイッチング素子の時間遅れに対応することができな
い。」 （４）同第８頁第５行の［特徴であるＯＪを「特徴があ
る。」に補正します。 （５）図面第２図を別紙の通り補正します。 ２、特許請求の範囲 直流電源とスイッチング素子とリアクトルと抵抗とコン
デンサを直列に接続し、かつ前記スイッチング素子と直
流電源の直列回路にダイオードを並列に接続し、前記抵
抗とコンデンサの直列回路と、前記スイッチング素子は
前記抵抗とコンデンサの直列回路の両端の電圧を検知す
る制御回路によりオン、オフ制御されるＤＣ−ＤＣコン
バータ。
Claims (1)
- 直流電源とスイッチング素子とリアクトルと抵抗とコン
デンサ直列に接続し、かつ前記スイッチング素子と直流
電源にダイオードを並列に接続し、抵抗とコンデンサの
直列回路と、前記スイッチング素子は前記抵抗とコンデ
ンサの直列回路の両端の電圧を検知する制御回路により
オン、オフ制御されるＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152652A JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152652A JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216068A true JPS6216068A (ja) | 1987-01-24 |
| JPH06106019B2 JPH06106019B2 (ja) | 1994-12-21 |
Family
ID=15545104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60152652A Expired - Lifetime JPH06106019B2 (ja) | 1985-07-11 | 1985-07-11 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06106019B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1087506A2 (en) * | 1999-09-23 | 2001-03-28 | Texas Instruments Incorporated | Frequency control of switch-mode power supply |
| WO2002058220A1 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | A single reference dc/dc converter |
| WO2002058217A3 (en) * | 2001-01-18 | 2003-05-30 | Koninkl Philips Electronics Nv | A single level time-shifted reference dc/dc converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5067954A (ja) * | 1973-10-23 | 1975-06-06 | ||
| JPS6419240A (en) * | 1987-07-10 | 1989-01-23 | Nippon Air Curtain Kk | Air conditioning ventilation mechanism of twin tornado type |
-
1985
- 1985-07-11 JP JP60152652A patent/JPH06106019B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5067954A (ja) * | 1973-10-23 | 1975-06-06 | ||
| JPS6419240A (en) * | 1987-07-10 | 1989-01-23 | Nippon Air Curtain Kk | Air conditioning ventilation mechanism of twin tornado type |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1087506A2 (en) * | 1999-09-23 | 2001-03-28 | Texas Instruments Incorporated | Frequency control of switch-mode power supply |
| EP1087506A3 (en) * | 1999-09-23 | 2001-04-11 | Texas Instruments Incorporated | Frequency control of switch-mode power supply |
| WO2002058220A1 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | A single reference dc/dc converter |
| WO2002058217A3 (en) * | 2001-01-18 | 2003-05-30 | Koninkl Philips Electronics Nv | A single level time-shifted reference dc/dc converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06106019B2 (ja) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7999524B2 (en) | Interleaved power factor correction pre-regulator phase management circuitry | |
| EP0593257A2 (en) | Boost converter | |
| EP0900418B1 (en) | Method and apparatus for sensing current in power supplies | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| KR100597415B1 (ko) | 가변저항 조절에 의해 개선된 스위칭 동작을 수행하는동기 정류형 직류/직류 컨버터 | |
| JPS6216068A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN110620513B (zh) | 谐振电源转换器以及用于控制谐振电源转换器的方法和集成电路控制器 | |
| JP2004140994A (ja) | 電子回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP2858164B2 (ja) | 電源装置 | |
| US20060049772A1 (en) | Circuit arrangement for dimming at least one lamp | |
| JP3120915B2 (ja) | インバータ制御装置 | |
| JP2006238510A (ja) | 電源装置 | |
| JP2719745B2 (ja) | 直流電源装置の並列運転装置 | |
| JPH05928B2 (ja) | ||
| US6204571B1 (en) | Multiple power supply unit with improved overcurrent sensitivity | |
| JPS63299767A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JP2596140Y2 (ja) | スイッチング電源装置 | |
| JP2846679B2 (ja) | 電源ユニットの並列冗長運転方式 | |
| JP2000134924A (ja) | 電源回路 | |
| JP4363777B2 (ja) | 電源回路 | |
| JPH11266580A (ja) | 電源装置 | |
| JP2764528B2 (ja) | スイッチング素子のドライブ用電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |