JPS62157494A - バ−ストゲ−トパルス形成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ産業上の利用分野 本発明は、バーストゲートパルス形成回路に関し、特に
ビデオテープレコーダ等、映像機器に用いられるカラー
ビデオ信号処理回路に適用して好適なものである。

Ｂ発明の概要 本発明はバーストゲートパルス形成回路において、水平
同期信号に同期して変化する三角波形状の信号を作成し
、当該信号の第１及び第２のスロープ部分を用いてバー
ストゲートパルスを発生することにより、精度の高いパ
ルス幅及び水平同期信号からの遅延時間を有するバース
トゲートパルスを容易に得ることができる。

Ｃ従来の技術 従来、ビデオテープレコーダ等におい−では、第３図に
示すような方法を用いて、基準となる複合同期信号ＣＯ
ＭＰの水平同期信号の例えば立上がりから所定時間遅れ
た時点に所定期間のバーストゲートパルスＳＧを形成し
てカラービデオ信号の信号処理等に用いている。

すなわち、例えばブーストトラップ回路やミラー積分回
路を用いて複合同期信号ＣＯＭＰ　（第３図（Ａ））か
ら水平同期信号ＨＤの立下がり時点ｔｏから変化を開始
するのこぎり波信号Ｓｌ（第３図（Ｂ））を作る。

こののこぎり波信号Ｓ１は基準レベルｖ１及びｖ２と比
較され、その比較出力ＳＣ（第３図（Ｃ））より、のこ
ぎり波信号Ｓｌが、第１の基準レベルＶｌになったとき
立ち上がり、第２の基準レベルｖ２になったとき立ち下
がるゲートパルスＳＧ（第３図（Ｄ））を形成している
。

ここでのこぎり波信号Ｓｌの振幅７０２時点ｔｏから振
幅ｖＯに至るまでの期間Ｔ１と基準レベルＶｌ及びｖ２
の値は、水平同期信号ＨＤからゲートパルスＳＧの遅れ
時間Ｔ３及びゲートパルスＳＧのパルス幅Ｔ４が所定の
値となるように選定されている。

Ｄ発明が解決しようとする問題点 ところが、遅れ時間Ｔ３及びパルス幅Ｔ４の精度の良い
ゲートパルスＳＧを得るためには、基準レベルＶｌ及び
■２のばらつきを考慮しなければならない。

例えば、第３図においては、基準レベルＶｌが大きくな
るように（又は小さくなるように）ばらついた場合は、
遅れ時間Ｔ３は短くなり（又は大きくなり）、かつパル
ス幅Ｔ４が大きくなる（又は小さくなる）ようにばらつ
く。

かかるばらつきの影響を小さくするためには、のこぎり
波信号Ｓ１の期間Ｔ１の傾斜を急峻なものとして、基準
レベルｖ１及び■２による期間Ｔ３及びＴ４の変化が小
さくなるようにすることが考えられる。

しかしこの傾斜はＶＱ／（Ｔ３＋７４）以上にすること
ができず、実用上十分な精度を得るために未だ不十分で
ある。

これに加えて、比較出力ＳＣには、のこぎり波信号Ｓ１
の復帰時間Ｔ２の間に基準レベルＶ１及びｖ２を横切る
ことにより不要なパルスＰＮが生じることを避は得ず（
第３図（Ｃ））　、ゲートパルスＳＧを出力する際に、
当該パルスＰＮを除去する回路を別途膜けなければなら
ないという問題点があった。

本発明は以上の点を考慮してなされたもので、基準信号
に対して高い精度の遅延時間を有しかつ高い精度のパル
ス幅を有するバーストゲートパルスの形成回路を提案し
ようとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するために本発明においては、第１
及び第２の電流源４．５によって充電及び放電されるコ
ンデンサ６の端子電圧ｖ６に基づいて第１のスロープで
立ち上がり、かつ第２のスロープで立ち下がるパルス出
力ＳＧを得るパルス形成回路１１．１６と、水平同期信
号ＨＤ及びコンデンサ６の出力ｖ６に基づいて第１及び
第２の電流源４．５を切り換えるスイッチ回路１．２．
３．７．９．１２．１３とを設け、水平同期信号ＨＤよ
り所定時間遅れた時点でパルス出力を発生させるように
する。

Ｆ作用 水平同期信号ＨＤ及びコンデンサ６の端子電圧ｖ６に基
づいて、コンデンサ６を充放電させる２つの電流源４．
５を切り換えて、当該電流源４．５の充放電電流に基づ
く三角波形状の信号波形を得る。この信号波形を比較回
路１１．１６に供給し、充電スロープ及び放電スロープ
の一方で立ち上がり、かつ他の一方で立ち下がるパルス
出力を得る。

かくして比較信号としてスロープの立上がり及び立下が
りを利用することができるので、精度の高いパルス出力
のバーストゲートパルス形成回路を得ることができる。

Ｇ実施例 以下図面について、本発明の実施例を詳述する。

第１図は全体としてバーストゲートパルス形成回路を示
し、ゲート回路１を介して複合同期信号ＣＯＭＰ　（第
２図（Ａ））を受ける。このゲート回路１は、第４図に
示すような真理値を有する論理回路でなり、ブランキン
グパルスＢＬＫ　（第２図（Ｂ））及び制御信号ＳＮを
ゲート制御信号として受ける。

かくしてゲート回路ｌの出力端には、複合同期信号ＣＯ
ＭＰ、ブランキングパルスＢＬＫ及び制御信号ＳＮが論
理ｒＬＪとなる時点ｔｌｌにおいて、論理ｒＬＪから論
理ｒＨＪに立ち上がる出力信号ＳＳ（第２図（Ｃ））が
得られ、これをＲ−Ｓフリップフロップ回路２のセット
入力端Ｓに与える。

フリップフロップ回路２のリセット入力端Ｒには、リセ
ットパルスＲ３Ｔ　（第２図（Ｇ））が入力され、■出
力でなる制御信号ＳＱ（第２図（Ｄ））をスイッチ回路
３に出力する。

かくしてフリップフロップ回路２かリセットされて制御
信号ＳＱ（第２図（Ｄ））が論理ｒＨＪの状態にある時
点ｔ１２において信号ＳＳが論理ｒＨＪになると、制御
信号ＳＱが論理ｒＬＪに立ち下がる。続いて時点ｔ１６
においてリセットパルスＲ３Ｔ　（第２図（Ｇ））が論
理ｒＨＪになると、フリップフロップ回路２がリセット
され、制御信号ＳＱが論理ｒＨＪになる。

スイッチ回路３は、充放電用コンデンサ６及び定電流値
■の定電流源５でなる並列回路の非アース側端３ａを、
定電流値２Ｉの電流源４に接続制御する。これにより時
点ｔ１２においてフリップフロップ回路２がセット動作
して制御信号ＳＱが論理ｒＬＪとなったとき、スイッチ
回路がオフ制御されることによりコンデンサ６が定電流
源５の電流値■で放電され、その端子電圧Ｖ６は電流値
Ｉで決まる時定数で低下する（第２図（Ｅ））。

またフリップフロップ回路２が時点ｔ１６においてリセ
ットされて制御信号ＳＱが論理ｒＨＪになると、コンデ
ンサ６は電流源４及び５の差の電流■で充電され、その
端子電圧ｖ６は電流値■で決まる時定数で上昇する。

これに加えてコンデンサ６の非アース側端は、ベースに
基準電源７の出力電圧Ｅ１が与えられているトランジス
タＱ１、及びベースに電源８の出力電圧Ｅ２が与えられ
ているトランジスタＱ２のエミッタに接続されている。

トランジスタＱｌのコレクタはダイオード１３を介して
電源ラインＶＣＣに接続され、トランジスタＱ２のコレ
クタはダイオード１５を介してアースに接続されている
。

ここで電圧Ｅ１及びＥ２は、トランジスタＱ１及びＱ２
のベースエミッタ電圧及びダイオード１３及び１５のダ
イオード電圧をＶｂｅ、電源ラインの電圧をＶｃｃとし
たとき、 Ｖｂｅ＃Ｅ１＜Ｅ２”ｖＶｃｃ−Ｖｂｅ・・・・・・（
１） の関係になるように選定されている。

従ってトランジスタＱｌは、コンデンサ６の端子電圧ｖ
６が電圧Ｅｌ−Ｖｂｅより低い電圧になったとき、これ
がエミッタ電圧Ｖｅｌとして与えられることによりオン
動作する。これに対してトランジスタＱ２は、コンデン
サ６の端子電圧■６が電圧Ｅ２＋Ｖｂｅより高い電圧に
なったとき、これがエミッタ電圧Ｖｅ２として与えられ
ることによりオン動作する。

トランジスタＱ１のコレクタは、次式 ％式％（２） の条件を満足する電圧Ｅ４を基準電源９から基準入力と
して受ける比較回路１２に比較入力として与えられる。

比較回路１２の出力はリセット信号Ｒ３Ｔとしてフリッ
プフロップ回路２のリセット端子Ｒに出力される。

同様にトランジスタＱ２のコレクタは次式〇＜Ｅ５＜Ｖ
ｂｅ　　　　　　　　＝　（３）の条件を満足する電圧
Ｅ５を基準電源ｌＯから基準入力として受ける比較回路
１４に比較入力として与えられる。比較回路１４の出力
は、制御信号ＳＮとしてゲート回路１の入力端子Ｃに出
力される。

さらに、コンデンサ６の端子電圧ｖ６は、基準ｔａｌｌ
の出力電圧Ｅ３を基準として受ける比較回路１６に与え
られ、コンデンサ６の端子電圧Ｖ６がＶ６＜Ｅ３になっ
たとき比較回路１６の出力端から論理ｒ　ＨＪレベルの
バーストゲートパルスＳＧを送出する。ここで比較電圧
Ｅ３は次式％式％ の条件を満足するような値に選定されている。

以上の構成において、第２図の時点ｔＱ１で示すように
、複合同期信号ＣＯＭＰ　（第２図（Ａ））及びブラン
キングパルスＢＬＫ　（第２図（Ｂ））が共に論理ｒＨ
Ｊのとき、フリップフロップ回路２がリセット状態にあ
ることにより（第２図（Ｄ））、スイッチ回路３がオン
状！虚にある。

このときコンデンサ６が電流′ｓ４によって充電される
ことにより、端子電圧ｖ６が上限電圧Ｅ２＋Ｖｂｅにま
で充電されて（第２図（Ｅ））トランジスタＱ２がオン
、トランジスタＱ１がオフ状態に制御される。そこで比
較回路１４の出力端に得られる制御信号ＳＮ（第２図（
Ｆ））は論理「Ｌ」になってゲート回路１を開制御し、
また比較回路１２の出力端に得られるリセット信号Ｒ３
Ｔ（第２図（Ｇ））は論理ｒＬＪになっている。かくし
てバーストゲートパルス形成回路はバーストゲートパル
ス信号ＳＧ（第２図（Ｈ））を論理「Ｌ」にした安定状
態にある。

やがて時点ｔｌｌにおいてブランキングパルスＢＬＫが
論理ｒＬＪに立ち下がった後、時点ｔ１２において複合
同期信号ＣＯＭＰが論理ｒＬＪに立ち下がると、順次セ
ット入力信号ＳＳが論理「Ｈ」に立ち上がり、フリップ
フロップ回路２をセットし、スイッチ回路３をオフ動作
させる。

このときコンデンサ６が電流源５によって放電し、その
端子電圧■６が低下して行く。従って直ちにトランジス
タＱ２がオフ動作し、比較回路１４が制御信号ＳＮを論
理ｒＨＪに立ち上げて、信号ＳＳを論理ｒＬＪに立ち下
げる。かくしてその後ゲート回路１を閉制御する。

やがて時点ｔ１５において端子電圧ｖ６が基準電圧Ｅ３
以下になると、バーストゲートパルス信号ＳＧが論理ｒ
ＨＪに立ち上がる。しかしコンデンサ６はさらに放電を
続け、従って端子電圧ｖ６は引き続き低下し続ける。

その後時点ｔ１６において、端子電圧ｖ６が下限電圧Ｅ
ｌ−Ｖｂｅ以下になると、トランジスタＱｌがオン動作
して比較回路１２のリセット信号Ｒ３Ｔを論理ｒＨＪに
立ち上げる。このとき順次・フリップフロップ回路２は
リセット動作し、スイッチ回路３がオン動作してコンデ
ンサ６が電流源４によって充電される状態に戻る。従っ
て端子電圧ｖ６は上昇して行くが、僅かでも上昇すると
、トランジスタＱ１は直ちにオフ動作してリセット信号
ＲＳＴを論理ｒＬＪに戻す。

やがて時点ｔ１７において、端子電圧Ｖ６が基準電圧Ｅ
３を越えて上昇すると、バーストゲートパルス信号ＳＧ
が論理ｒＬＪに立ら下がる。しかしコンデンサ６は引き
続き充電動作を続ける。

その後時点【１８において、端子電圧ｖ６が上限電圧Ｅ
２＋■ｂｅより高くなると、直ちに順次、トランジスタ
Ｑ２がオン動作し、比較回路１４の制御信号ＳＮが論理
ｒＬＪに立ち下がってゲート回路１を開制御し、かくし
て時点ｔｏｌについて上述した安定状態に戻り、新たな
ブランキングパルスＢＬＫ及び複合同期信号ＣＯＭＰの
到来を待ち受ける状態になる。

以上の構成によれば、バーストゲートパルスの立上がり
時点（すなわち第２図に示す時点ｔ１５）及び立下がり
時点（すなわち第２図に示す時点ｔ１７）を、コンデン
サ６の端子電圧ｖ６の降下するスロープ及び上昇するス
ロープを用いてそれぞれ決めることができる。

ところが、当該スロープの傾斜は、従来の場合とほぼ等
しい動作電圧で動作させた場合、従来と同じパルス幅の
ゲートパルスを得るためには、約２倍の急峻な傾斜とす
ることができる。このため、比較電圧Ｅ３の変化による
遅延時間及びパルス幅の変動を、約１／２に軽減するこ
とができ、従来の場合と比較して、一段と精度の高いバ
ーストゲートパルスを得ることができる。

また従来の場合のようなスロープの復帰の際に生ずる不
要なパルスＰＮ（第３図（Ｃ））を除去するような回路
も不要となる。

また上述の実施例によれば、ブランキングパルスＢＬＫ
と複合同期信号ＣＯＭＰとを用いて駆動しているため、
複合同期信号ＣＯＭＰに例えば垂直帰線消去期間に挿入
されている等化パルスのようなパルスが混入しても、誤
動作を防止することができる。

また、基準電源１１の比較電圧Ｅ３を変化することによ
って複合同期信号ＣＯＭＰからバーストゲートパルスの
中心が一定時間遅延して（すなわち時点ｔ１２〜【１６
を一定にして）、パルス幅（すなわち時点ｔ１５からｔ
１７）を自由に変化することができる。

このためコンデンサ６の端子に複数の比較電圧の異なる
比較回路を接続することにより、中心の時点ｔ１５が揃
った、かつパルス幅の異なる複数の信号を精度良く得る
ことができる。

なお、上述の実施例においては、下りのスロープで立ち
上がり、上りのスロープで立ち下がるようなパルスを得
る場合について述べたが、これに代え、下りのスロープ
で立ち下がるようにしても同様の効果を得ることができ
る。

さらに上述の実施例においては、複合同期信号ＣＯＭＰ
にトリガされて徐々に降下し、上昇するような三角波形
の信号を用いた場合について述べたが、これに代え、０
　〔ｖ〕近辺から徐々に上昇し、降下して来るような信
号波形を用いても良い。

また上述の実施例においては、比較電圧として一定の電
圧Ｅ３を用いたが、これに代え、複数の基準電圧を用い
てスロープの降下部分においては電圧ＥＡでパルスを立
ち上げ、スロープの上昇部分ではこれと異なる電圧ＥＢ
で立ち下げるように構成しても良い。

Ｈ発明の効果 以上のように本発明によれば、三角波形状に変化する信
号の上昇及び下降部分のスロープを用いることによって
、精度の高いパルス幅及び遅延時間を有するバーストゲ
ートパルスの形成回路を容易に得ることができる。

【図面の簡単な説明】

第１図は本発明によるバーストゲートパルス形成回路の
回路図、第２図はその信号波形図、第３図は従来例の説
明に供する信号波形図、第４図は第１図のゲート回路１
の真理値表である。 １・・・・・・ゲート回路、２・・・・・・フリップフ
ロップ回路、３・・・・・・スイッチ回路、４．５・・
・・・・電流源、６・・・・・・コンデンサ、７．８．
９．１０，１１・・・・・・電源、１２．１４．１６・
・・・・・比較回路、Ｑｌ、Ｑ２・・・・・・トランジ
スタ。

Claims (1)

1. 【特許請求の範囲】 第１及び第２の電流源によって充電及び放電されるコン
   デンサの端子電圧に基づいて第１のスロープで立ち上が
   り、かつ第２のスロープで立ち下がる出力パルスを得る
   パルス形成回路と、 水平同期信号及び上記コンデンサの端子電圧に基づいて
   上記第１及び第２の電流源を切り換えるスイッチ回路と を具え、上記水平同期信号より所定時間遅れた時点で上
   記パルス出力を発生させるようにしたことを特徴とする
   バーストゲートパルス形成回路。