JPS62157469A

JPS62157469A - 画像処理装置

Info

Publication number: JPS62157469A
Application number: JP60298854A
Authority: JP
Inventors: Shinsuke Funaki; 信介舟木
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1985-12-27
Filing date: 1985-12-27
Publication date: 1987-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像処理装置に関し、更に詳しくは、変倍画像
再生に改良を施こした画像処理装置に関する。

（従来の技術）従来より、原稿情報を受光素子で読取った後、画像とし
て再生する画像処理装置が知られている。

この種の装置で画像として再生する方法としては、例え
ば記録紙（コピー用紙）にトナー像として形成する方法
や、ＣＲＴに画像として表示せしめる方法等がある。従
来このような画像再生時の倍率は等倍のみであったが、
近年、拡大・縮小等の変倍機能を有するものが市販され
てきている。

このような画像変倍機能は、主走査方向及び副走査方向
両方向の倍率を変えることにより行われる。このうち、
副走査方向の変倍は原稿の搬送速度を変えることにより
行う。これに対して主走査方向の変倍法には以下に示す
ように種々の方法がある。

■ズームレンズによる光学的手法を用いる方法。

この場合の受光素子（充電変換素子）としては、例えば
ＣＯＤが用いられる。

■ディジタル化されている画像情報のメモリへの権込み
速度（周波Ｉ！りを、メモリからの読出し速度（周波数
）に対して変化させる方法。

この場合の受光素子としては、例えばフォトマルやフォ
トセルが用いられる。これらを受光素子として用いた時
は、原稿読取り画素ピッチは受光素子からの光電変換信
号をサンプリングするサンプリング周波数により可変で
きる。即ち、サンプリング周波数を上げれば細かく、逆
にサンプリング周波数を下げれば粗く原稿を読むことに
なる。

そして、このサンプリングされた画像情報をＡ／Ｄ変換
器でディジタルデータに変換してメモリに書込み、メモ
リから画像情報を読出す時には一定周波数で読出すよう
にする。従って、原稿画像を拡大する時には原稿の走査
密度及び書込み周波数共に高くなる。これに対し縮小す
る時には走査密度及び自込み周波数共に低くなり画像情
報は間引かれる。

第１８図は画像拡大時の動作を示す図である。

（イ）はメモリ書込み時の、（ロ）はメモリ読出し時の
それぞれ状態を示している。（イ）、（ロ）共、横軸は
時間軸であって、メモリ番地が示されている。縦軸は濃
度情報である。そして図の波形は画像情報を示している
。（ロ）に示すように読出し間隔が、（イ）に示す書込
み間隔よりも長くなっているが、この長くなった分だけ
画像が拡大されることになる。即ち、メモリへの書込み
周波数に対してメモリからの読出し周波数を小さくする
ことによって拡大を行う。

０画像情報のサンプリングクロックを倍率によって可変
する方法。

この場合の受光素子としては、例えばＣＯＤが用いられ
る。ＣＯＤを受光素子として用いた場合、読取り画素ピ
ッチは光学系とＣＯＤの画素間隔によって一定であり、
従ってＣＯＤからの画素情報読出しクロックの周波数を
可変にしても画素ピッチは変化しない。ＣＯＤからの出
力信号は、既に時間軸でサンプリングされたものである
からである。

そこで、ＣＯＤの読出しクロックとは別のサンプリング
クロックでＣＯＤの出力（画像情報信号）をサンプリン
グすることでサンプリングされる画素を増やしたり、減
らしたりすることができる。

即ち、ＣＯＤ読出しクロックに対し、サンプリングクロ
ックを速くすれば画像は拡大され、遅くすれば縮小され
る。

第１９図は本方法を実現するための画像処理回路の構成
概念を示す図である。ＣＣＤ１に所定のサンプリング周
期で取込まれた画像情報は、ＣＣＤ１５を出しりＯツク
Ａによって読出され、読出された画像情報は、続くサン
プルホールド回路２でサンプリングされ、ホールドされ
る。ここで、サンプリング周期は入力されるサンプリン
グクロックＢの周期によって定まる。このサンプリング
クロックＢの周期をＣＣＯ読出しクロックＡに対して可
変してやれば変倍を行うことができる。

第２０図は画像を２倍に拡大する時の動作を示す図であ
る。図において、ＡはＣＯＤ読出しクロック、Ｂはサン
プリングクロック、ＣはＣＯＤ出力、ＤはＣＯＤ画素を
それぞれ示す。図の横軸は時間ｔである。Ａに示す周期
で、Ｃに示すように画像信号が読出される。一方、サン
プリングクロックはＣＯＤ読出しクロックＡのｔｏ同周
期してｔＯ／２なる周期、即ち２倍の周波数でサンプリ
ングする。従って２つのサンプリングがＣＯＤ出力出力
向一値を取込むことになり、画像が２倍に拡大される。

（発明が解決しようとする問題点）第■の方法の場合、ズームレンズが高価となり、しかも
倍率を大きく変えることができない。更に光学系の設計
が面倒である。

第■、第■の方法の場合、倍率に応じた安定度の高いク
ロックが必要となる。例えば倍率を２０〜２００％の範
囲で１％刻みで設定できるものとすると、サンプリング
クロックも上述の範囲内で１％以下の精度で可変する必
要がある。このような高精度のサンプリングクロックを
広い周波数範囲で発生させるためには、水晶を必要な数
だけ用意して切換えて用いるか、ＰＬＬ　（フェーズ・
ロック・ループ）を用いてＰＬＬループ内の分周比を必
要な数だけ切換えて用いる方法がある。前者の場合水晶
の数が増えるとスペースとコストの点で問題があり、後
者の場合、回路が複雑になる他、コストと精度の点で問
題があった。

本発明はこのような点に鑑みてなされたものであって、
その目的は、変倍機能を可変クロックを用いないで行う
ことのできる構成の簡単な画像処理装置を実現すること
にある。

（問題点を解決するための手段）前記した問題点を解決する本発明は、読込んだ原稿情報
を画像として再生する画像処理装置において、変倍率に
応じて画像データの間引き及び／又は画像データの補間
する画素のパターンを予め格納した記憶手段を具備し、
画像再生時に変倍率に応じて画像データの読出しりＯツ
クと同期して前記記憶手段のパターンを読出し、該パタ
ーンにより画像データの間引き処理及び／又は画像デー
タの補間処理を行うように構成したことを特徴とするも
のである。

（実施例）以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例を示す構成ブロック図で、画
像縮小回路を示している。図において、１１はディジタ
ル化された読取り画像データを一時的に格納するバッフ
ァＲＡＭ　（以下単にＲＡＭという）、１２は一定周波
数の読出しクロックを発生するクロック発生器である。

１３はクロック発生器１２の出力を受けて同期パルスを
つくる同期パルス発生器で、該同期パルス発生器１３か
らは水平同期信号が出力される。

１４は読出しクロックをカウン゛トしてＲＡＭ１１の読
出し用アドレスを出力するＲＡＭカウンタ、１５は変倍
率に応じた間引く画素のパターン（順序パターン）が予
め格納されたＲＯＭ、１６は読出しクロックをカウント
してＲＯＭ１５の読出し用アドレスを出力するＲＯＭカ
ウンタである。

ＲＯＭ１５には下位アドレスとしてＲＯＭカウンタ１６
の出力が入力され、上位アドレスとして倍率指定信号が
入力されている。そして、ＲＯＭｌ５からはＤＯ〜ＤＩ
の８ビツトデータが出力され、ＬＳＢ　（Ｄｏ　＞はア
ンドゲート１７の一方の入力へ、ＭＳＢ　（Ｄ７　”）
はＲＯＭカウンタ１６にクリア信号として与えられてい
る。そして、アンドゲート１７の他方入力にはインバー
タ１日によって反転された読出しクロックが与えられて
いる。ＲＡＭ１１からは順次画像データが出力され、ア
ンドゲート１７からはストローブパルス（後述）が出力
される。このように構成された回路の動作を説明すれば
、以下のとおりである。

今、Ｍ％刻みでＮ％（Ｎ≦ｉｏｏ＞に縮小することを考
える。Ｍ％刻みで行うと適用画素の数は１００／Ｍとな
る。一方、Ｎ％に縮小すると間引かなければならない画
素の数は１００／Ｍ個のうちの（１００−Ｎ＞／Ｍ個で
ある。この間引き画素が１００／Ｍ画素内でなるべく均
等に分布するように間引きを行うと画質の劣化を少くし
て縮小することができる。

例えば０．５％刻みで６０％に画像を縮小する場合を例
にとるとＭ−０，５，Ｎ−６０であるから１００１０．
５−２００画素内のうちの（１００−６０）１０．５−
８０個間引く必要がある。

計算上は２．゛５５画素１個間引くようにすると均等に
なるが、画素に小数点は許されないから２画素に１個間
引（場合と３画素に１個間引く場合とを組合せる必要が
ある。

前述のように、縮小きざみＭが与えられると自動的に間
引き処理の１サイクル画素数１００／Ｍが決まる。これ
がＲＯＭ１５に対するＲＯＭシーケンサの１サイクルと
なる。この倍率情報Ｎ％はＲＯＭ１５のアドレス上位に
与えられる。そして、間引き画素に対応するＲＯＭアド
レスのデータの特定の１ビツトに“０″を書いておく。

間引き処理部（図示せず）では、ＲＯＭデータに“Ｏ″
が書いである時には画像データが保持されたＲＡＭ１１
からの出力データを無視するようにする。このような方
法を採ると画像データの転送レートは不規則となるが結
果として画像データの間引きになる。

第２図はＲＯＭ１５のアドレスとデータの関係を示す図
である。ここではＲＯＭアドレスとして前述の例の場合
（Ｍ−０，５，Ｎ−６０＞に合わせて０〜１９９までの
２００アドレスをとっている。ＲＯＭ１５の出力はＤｏ
　（ＬＳＢ）からＤ７（ＭＯＢ）までの８ピツトのうち
、ＤＯとＤ７を使用し、ＤＯに画像データを間引くため
の情報“０”を書込んでいる。即ち、ＤＯが“０”の時
には間引き処理を行うのである。間引き処理は２画素に
１画素を間引＜８１ブロツクと３画素に１画素を間引＜
８２ブロツクを交互に出現させるようにしている。なお
、１９９番地のＤ７ビツトに“１″が立っているが、こ
の“１”はＲＯＭカウンタ１６をクリアするためのもの
である。

ＲＯＭ１５に、このような間引き情報が書込まれている
ものとして第１図に示す回路の動作を説明する。ディジ
タル画像データはＲＡＭ１１に順次格納される。一方、
ＲＡＭカウンタ１４は第３図（イ）に示すように読出し
クロックをカウントして、ＲＡＭ１１に第３図（ハ）に
示すようなアドレスを出力する。その結果、ＲＡＭ１１
からは（チ）に示すような画像データがｄｏ　、　ｄｌ
　。

ｄ２．・・・と順序よく出力される。

一方、ＲＯＭカウンタ１６は読出しクロックをＲＡＭカ
ウンタ１４と同様にカウントしてＲＯＭ１５に第３図（
ニ）に示すような下位アドレスを与える。なお、（ハ）
、（ニ）に示す数字は番地をそれぞれ示している。この
結果、ＲＯＭ１５のＤθピット端子とＤ７ビツト端子か
らはそれぞれ第３図（ホ）、（へ）に示すようなデータ
が出力される。ＲＯＭ１５のＤθビットの出力は（ホ）
に示すように第２図のデータと対応して出力されている
ことがわかる。即ちその上の（ニ）のＲＯＭカウンタ１
６の出力０．１．２．３．４・・・に対応シテ出カバ２
値テータ１０　（’Ｂ１　）　、　１００（Ｂ２　）、
　　１０　（８１）・・・と連続して変化している。

このＤＯ比出力読出しクロックの論理積信号がアンドゲ
ート１７から第３図（ト）に示すようなストローブパル
スとして出力される。間引ぎ処理部（図示せず）では、
このストローブパルスに同期してＲＡＭＩ　１から出力
される画像データを取込むようにすれば、画像データの
問引きを行うことができる。

なお、同期パルス発生器１３は、読出しクロックをカウ
ントして第３図（ロ）に示すような水平同期信号を発生
する。この水平同期信号の立上りから次のパルスの立上
りまでが１主走査周期であり、１ライン分の画素データ
の処理はこの周期の間になされることになる。この水平
同期信号はＲＡＭカウンタ１４のクリア用に用いられる
。また、ＲＯＭ１５のＤ７ビツト出力は前述したように
ＲＯＭカウンタ１６のクリア用に用いられる。

ここで、例えばＲＯＭ１６としてインテル社の形名でｒ
２７６４Ｊという８ピツトＸ８にワード（６４にビット
）のＲＯＭを用いた場合を考えてみる。第２図のＲＯＭ
アドレス０〜１９９（１０進）を与えるには、ＡＯ〜Δ
７までの下位アドレス８ビツトあれば足りる。そして、
八８〜Ａ１２までの５ビツトの上位アドレスを倍率指定
に用いる。５ビツトあれば２５−３２となり、３２種類
の倍率まで格納することができる。第４図はＲＯＭ１６
としてｒ２７６４Ｊを用いた場合のＲＯＭアドレスとデ
ータとの関係を示す図である。

第５図は本発明の他の実施例を示す構成ブロック図で、
画像拡大回路を示している。第１図と同一のものは、同
一の符号を付して示す。図に示す回路は画素を重複して
用いて画像を拡大する回路（詳細後述）を示している。

図において、２１は読出しクロックとＲＯＭ１５の０１
ビツト出力の論理積信号を出力するアンドゲートで、そ
の出力はＲＡＭカウンタ１４にカウント用クロックとし
て与えられる。画像拡大時に用いるストローブパルスと
しては間引き処理は行わないので、読出しクロックをイ
ンバータ２２で反転したものが、そのままストローブパ
ルスとして出力される。

今、Ｍ％刻みでＮ％（Ｎ≧１００）に拡大することを考
える。Ｍ％刻みで行うと適用画素の数は前述の場合（縮
小時）と同じ＜１００／Ｍとなる。

一方、Ｎ％に拡大すると１００／Ｍ個の画素では足りな
くなる。補間（追加）しなければならない画素の数は＜
Ｎ−１００）／Ｍ個になる。この補間画素分を１００／
Ｍ画素内でなるべく均等に分布するように割り当てるこ
とで、画質の劣化を少くして拡大することができる。

例えば０．５％刻みで１６０％に画像を拡大する場合を
例にとるとＭ−０，５，Ｎ−１６０であるから画素の数
は１００１０．５−２００個、補間すヘキ画素の数は（
１６０−１００＞１０．５−１２０個となる。即ち、２
００個の本来の画素の間に１２０個の補間画素を埋め合
わせる必要がある。均等に割り当てようとすると１．６
画素に１個の画素を補間することになるが、画素に小数
点は許されないから、１画素に１個補間する場合と２画
素に１個補間する場合を組合せる必要がある。

画像を拡大する場合には画素が増えるので、補間のサイ
クルは（１００／Ｍ）＋　（Ｎ−１００＞／Ｍ　−Ｎ　
／Ｍ画素となる。前述の場合を例にとると、１６０％の
拡大時、拡大後の画素数は２００画素から３２０画素に
増え、３２０画素で１サイクルとなる。従って、ＲＯＭ
シーケンサの１サイクルは拡大率によって変化し、Ｎ／
Ｍで与えられる。又、拡大率Ｎ％は、ＲＯＭ１５のアド
レス上位に与えられる（なお、画像縮小の場合には刻み
Ｍで１００／Ｍと一義的に１サイクルが定まり縮小率Ｎ
は１サイクルとは無関係になる）。

更に、画像拡大の場合には、拡大率Ｎの範囲によって隣
接する画素間に補間する画素数が異なる。

つまり拡大率Ｎが１００〜２００％の場合には隣接する
画素間の補間数は１画素でよいが、Ｎが２００〜３００
％の場合には２画素の補間が必要となり、更にＮが３０
０〜４００％になると３画素の補間が必要となる。これ
を一般的に表わすと隣接する画素間に最大［Ｎ／１００
］画素の補間が必要となる。ここで記号［］は、［Ｘ］
として、Ｘを越えない最大整数を表わす。

ここで、補間の方法としては、■隣接画素データ閤を特
定の関数で近似する方法、■隣接画素の何れかを重複し
て用いる方法が考えられる。第６図は第１の方法の説明
図、第７図は第２の方法の説明図である。何れも横軸は
画素、縦軸は濃度を示す。第６図は、隣接画素ｎ、ｎ＋
１間を直線で近似した比例配分法を示している。ｄｌ　
、ｄ２は隣接画素ｎ１ｎ＋１の間に挿入された画素デー
タを示している。

第７図は隣接画素ｎ、ｎ＋１の間にｎ画素の濃度データ
Ｄ（ｎ）を挿入して画素データｄ１゜ｄ２としたもので
ある。ここではｎ画素の濃度データＤ　（ｎ）を用いた
が、代わりにｎ＋１画素の濃度データＤ　（ｎ＋１　）
を用いてもよいことは勿論である。

ここでは第７図で説明した画像データを重複して用いる
場合を例にとって説明する。今、前述の例でＮ／Ｍが１
サイクルのＲＯＭシーケンサで、データを重複して用い
る画素に対応するＲＯＭアドレスの出力データＤＯ〜Ｄ
７の特定の１ビツト（ここではＤ１ビット）に補間して
増やす画素分を０″として書込んでおり、重複処理部（
図示せず）ではＲＯＭデータのＤ１ビットに１１０　Ｔ
Ｔが書いてあったらＲＡＭ１１の読出し番地をそのまま
に保持しておいて前の画像データをそのまま出力する。

その結果、画素が増えることになる。

第８図はＲＯＭ１５のアドレスとデータの関係を示す図
である。ここでは、ＲＯＭアドレスとして１６０％拡大
の場合（Ｍ−０，５，Ｎ−１６０）を例にとると、アド
レス数はＯ〜３１９までの３２０アドレスをとっている
。ＲＯＭ１５の出力はＤＯ（ＬＳＢ）からＢ７　　（Ｍ
ＳＢ＞までの８ビツトのうちＤｌとＢ７を使用し、Ｄｌ
に画像データを補間するための情報“０′を書込んでい
る。

Ｄ７ビツトは“１″が立った時にＲＯＭカウンタ１６を
クリアするために用いる。

補間処理は１画素に１個補間するＢ１ブロックと、２画
素に１個補間するＢ２ブロックが組合せられており、“
０゛データが書込まれたアドレス数は１２０個である。

ここで拡大率ＮがＮ−１６０と、１００〜２００％の範
囲であるので、隣接する画素間の補間数は１画素でよい
。

ＲＯＭ１５にこのような補間情報が書込まれているもの
として第５図に示す回路の動作を説明する。ディジタル
画像データはＲＡＭ１１に順次格納される。一方、ＲＡ
Ｍカウンタ１４は第９図（イ）に示すような読出しクロ
ックをカウントしてＲＡＭ１１に第９図（ハ）に示すよ
うなアドレスを出力する。その結果、ＲＡＭ１１からは
順次画像データが出力される。

一方、ＲＯＭカウンタ１６は読出しクロックをＲＡＭカ
ウンタ１４と同様にカウントしてＲＯＭ１５に第９図（
ニ）に示すような下位アドレスを与える。（ハ）、（ニ
）に示す数字は番地をそれぞれ示している。この結果、
ＲＯＭ１５のＤ１ビット端子とＤ７ピツト端子からはそ
れぞれ第９図（ホ）、（へ）に示すようなデータが出力
される。

ＲＯＭ１５の０１ビツト出力はくホ）に示すように、第
８図のデータと対応して出力されていることがわかる。

即ち、その上の（ニ）のＲＯＭカウンタ１６の出力０．
１，２，３．４・・・に対応して、出力は２値データで
１０　（８１）、　１０　（８１）。

１１０（Ｂ２＞・・・と変化している。

インバータ２２からは（ト）に示すような連続したスト
ローブパルスが出力されている。重複処理部（図示せず
）はこのストローブパルスに同期してＲＡＭ１１から出
力される画像データを取込む。ところで、ＲＡＭカウン
タ１４に入力されるカウントクロックは、読出しクロッ
クをＲＯＭ１５のＤ１ビットデータでゲートをかけたア
ンドゲート２１の出力からとっている。従って、Ｄ１ビ
ットがＯＮの時にはアンドゲート２１からカウントクロ
ックが出力されず、ＲＡＭカウンタ１４は更新されない
。この結果、ＲＡＭ１１の出力データはそのままの状態
を維持する。その一方で、ストローブパルスは規則正し
く出力される。

従って、次のストローブパルスで前回と同一の画像デー
タを取込むことになる。Ｄ１ビットデータが１”に転じ
るとアンドゲート２１からカウンタクロックが出力され
、ＲＡＭカウンタ１４は更新され、従って、ＲＡＭ１１
からは新しい画像データが出力される。

第９図（ト）と（チ）は画像重複処理を示している。ス
トローブパルスは（ト）に示すように規則正しく出力さ
れる。一方、ＲＡＭ１１から出力される画像データはＲ
ＡＭカウンタ１４からのアドレス制御により（チ）に示
すように変化する。

そして、図に示すように連続画像データｄＯ。

ｄｌ　、ｄ２・・・のうち、ｄＯとｄ２は２個取込まれ
画素の数が増えることになる。なお、同期パルス発生器
１３から出力される水平同期信号（第９図（ロ））は、
ＲＡＭカウンタ１４のクリアに用いられ、ＲＯＭ１５の
ＤγビットはＲＯＭカウンタ１６のクリアに用いられる
。

次に画像データの比例配分による拡大処理について説明
する。第１０図は本発明の他の実施例を示す構成ブロッ
ク図で、画像データの比例配分による拡大処理を実現す
る回路を示す。図において、第５図と同一のものは、同
一の番号を付して示す。

図において、３１はＲＡＭ１１からの画像データを受け
て１／２の補間を行う第１の補間器、３２は同じ＜ＲＡ
Ｍ１１からの画像データを受けて１／３乃至２／３の補
間を行う第２の補間器である。

３３は読出しクロックをカウント入力端子に、ＲＯＭ１
５のＤ２ピットをクリア入力端子に受けるカウンタ、３
４は該カウンタ３３の出りをマルチプレクス信号として
設け、第２の補間器３２のｊ／３，２／３出力のうちの
何れか一方をセレクトして出力する第１のマルチプレク
サ、３５はＲＯＭ１５の０２ビツトをマルチプレクス信
号として受け、第１の補間器３１の１／２出力、マルチ
プレクサ３４の出力のうちの何れか一方をセレクトして
出力する第２のマルチプレクサ、３６はＲＯＭ１５の０
１ビツトをマルチプレクス信号として受けてＲＡＭ１１
からの出力、マルチプレクサ３５の出力のうちの何れか
一方をセレクトして画像データとして出力する第３のマ
ルチプレクサである。３７はラッチで、ＲＡＭ読出しク
ロックにより、ＲＡＭ１１のデータをラッチする。これ
により、１クロック分読取りデータを遅延させる。

マルチプレクサ３６の出力とストローブパルスとにより
画像データの補間処理がなされることになる。

画像データの比例配分による補間を行う場合、隣接画素
間に最大何個のデータを補間するかで、補間処理部（図
示せず）の対応が異なってくる。

例えば、Ｎが１００〜２００％の時は、隣り合うｎ、ｎ
＋１画素の濃度をそれぞれＤ（ｎ＞、Ｄ（ｎ＋１＞とし
て（Ｄ　（ｎ）　＋Ｄ　（ｎ＋１　）　）／２の濃度デ
ータを補間してやればよいが、Ｎが２００〜３００％に
なると（Ｄ　（ｎ）　＋Ｄ　（ｎ＋１　）　）／２　　　■（
Ｄ（ｎ）＋Ｄ（ｎ＋１））／３　　　■２　（Ｄ　（ｎ
）　＋［）　（ｎ＋１　）　）／３　　　■のデータを
場合に応じて補間する必要がある。このうち■は１画素
補間に用いる濃度データ、■と■は２画素補間に用いる
１１１度データである。従って、画像データを補間する
ために必要なＲＯＭ１５の出力ビツト数は、最大倍率を
Ｎ　ｗａｘとして［Ｎｍａｘ／１００］で表わされる。

例えば１００％＜　Ｎ　ｗ＋ａｘ≦２００％のときＲＯ
Ｍデータ　１ビツト２００％＜　Ｎ　ｗａｘ≦３００％のときＲＯＭデータ
　２ピツト３００％＜　Ｎ　ｌａＸ≦４００％のときＲＯＭデータ
　３ビツトとなる。因みに第５図に示す実施例ではＲＯＭデータは
１ビツトですんだ。

前記ＲＯＭデータのうち１ビツトは補間して増やす画素
弁を示すのに用いられ、残りのビット（ＮＩＩｌａＸ＞
２００％のとき）はどの補間器を用いるかの識別するの
に用いている。例えば２００％＜　Ｎ　！ｌ１ａｘ≦３
００％の時は、第１の補間器（１／２補間器〉３１と第
２の補間３　（１／３　。

２／３補間器）３２の何れを用いるかを識別するのに用
いている。

第１１図はここで用いるＲＯＭ１５のアドレスとデータ
の関係を示す図である。ここでは、２６０％拡大の場合
（Ｍ−０，５，Ｎ−２６０）の場合を例にとる。１サイ
クルの画素数は２６０１０．５−５２０個でＲＯＭアド
レスのＯ〜５１９がこれに対応している。規定画素数は
１００１０．５−２００個であるので、補間される画素
数は５２０−２００−３２０個となる。従って、ＲＯＭ
１５の出力ビットのうち、Ｄ１ピットに補間を示すため
の０″が３２０個書かれている。

次に、ＲＯＭ　１５（７）０２　ヒｙ　トＬｔ　１／２
　補間力、１／３　、　２／３補間を選択するのに用い
られ、図に示すようにＤ２ビットに“１″が立った場合
が１／３．２／３補間を行うことを要求していることを
示す。従って、この場合には第２の補間器３２がセレク
トされる。Ｄ１ビットはアドレスに対応して１／２補間
のブロックＢ１と１／３゜２／３補間のブロックＢ２と
が交互に配されている。なお、Ｄ７ピツトは最終アドレ
ス５１９で“１″に立上っているが、この立上りによっ
てＲＯＭカウンタ１６をクリアするようになっている。

ＲＯＭ１５にこのような補間情報が格納されているもの
として第１０図に示す回路の動作を説明する。ディジタ
ル画像データはＲＡＭ１１に順次格納される。一方、Ｒ
ＡＭカウンタ１４は第１２図（イ）に示すような読出し
クロックをカウントしてＲＡＭＩ　１に第１２図（ハ）
に示すようなアドレスを出力する。その結果、ＲＡＭＩ
Ｉからは順次画像データが出力されるが、ラッチ３７が
あるため、１続出しクロック分データは遅延して、マル
チプレクサ３６に入力される。

一方、ＲＯＭカウンタ１６は読出しクロックをＲＡＭカ
ウンタ１４と同様にカウントしてＲＯＭ１５に第１２図
（ニ）に示すような下部アドレスを与える。（ハ）、（
ニ）に示す数字は番地をそれぞれ示している。この結果
、ＲＯＭ１５のＤｌ。

Ｄ２　、Ｄ７ビツト端子からはそれぞれ第１２図（ホ）
〜（ト）に示すようなデータが出力される。

ＲＯＭ１５のＤＩ　、Ｄ２ビット端子からは、それぞれ
第１１図に示すデータに対応したデータが出力されてい
ることがわかる。即ち、（ニ）に示すＲＯＭカウンタ１
６（］ｆｊ力０．１，２．３．−・・と対応してＤ１出
力は２値データで１０（Ｂ１）。

１００　（８２）　、　　１０　（８１）　・ｇ変化シ
、Ｄ２出力はＲＯＭアドレスの３．４及び８．９で“１
″になっている。

インバータ２２からは（ト）に示すような連続したスト
ローブパルスが出力されている。補間処理部（図示せず
）はこのストローブパルスに同期してＲＡＭ１１から出
力される画像データを取込む。ところで、ＲＡＭカウン
タ１４に入力されるカウントクロックは、読出しクロッ
クをＲＯＭ１５のＤ１ビットデータでゲートをかけたア
ンドゲート２１の出力からとっている。従って、Ｄ１ビ
ットが６“０２′の時にはアンドゲート２１からカウン
トクロックが出力されず、ＲＡＭカウンタ１４は更新さ
れない。この結果、ＲＡＭ１１の出力データはそのまま
の状態を維持する。その一方で、ストローブパルスは規
則正しく出力される。

一方、ＲＯＭアドレスがｒＯＪ　１７）時ニハ、ＲＯＭ
１５のＤ１ピットが“１″であり、この１”をマルチプ
レクス信号として受ける第３のマルチプレクサ３６はラ
ッチ３７の出力をセレクトしてｄｎ−１データとして出
力する。但し、ＲＡＭの読出しデータはｄｎである。次
にＲＯＭアドレスがｒｌＪになるとＤ１データはＯ”に
なりアンドゲート２１は閉じ、ＲＡＭカウンタ１４は更
新されない。従って、ラッチ３７の出力データはそのま
まである。この間、第１の補間器３１は（ｄｎ−１＋ｄ
ｎ　）／２なる補間データを出力し、この補間データは
第２のマルチプレクサ３５によってセレクトされ、更に
第３のマルチプレクサ３６によってセレクトされ画像デ
ータとして出力される。なお、ｄ　ｎ−１はｄｎの、更
に、ｄｎはｄＯの前の取込みデータを示す。

次にＲＯＭアドレスが「２」になるとＲＯＭ１５のＤ１
ビットは“１″になりアンドゲート２１が開く。アンド
ゲート２１が開くとＲＡＭカウンタ１４は読出しクロッ
クを１個カウントし、ＲＡＭ１１からは次の画像データ
ｄＯを出力するが、ラッチ３７に同時にラッチパルスが
入るので、ラッチ３７は前のデータｄ　ｎ−１を保持し
、第３のマルチプレクサ３６からの画像データはｄ　ｎ
−１が出力される。次にＲＯＭアドレスが「３」になる
と、ＲＯＭ１５のＤ２ビットが“′１″に立上り「４」
になってもそのままの状態を保つ。この結果、それまで
クリアされていたカウンタ３３の出力は読出しクロック
をカウントして第１２図（チ）に示すようにＲＯＭアド
レスが「４」の時“１”に立上る。

カウンタ３３の出力によって、先ず第３の補間器３２の
１／３出力（ｄｎ　＋ｄＯ）／３がセレクトされて第２
のマルチプレクサ３５に送られる。

次に読出しクロックの次のカウントによりて２／３出力
２　（ｄｎ　＋ｄＯ）／３がセレクトされて第２のマル
チプレクサ３５に送られる。第２のマルチプレクサ３５
にはＲＯＭ１５のＤ２ビットがマルチプレクス信号とし
て入っており、第１のマルチプレクサ３４の出力をセレ
クトして第３のマルチプレクサ３６に送る。このように
して、第３のマルチプレクサ３６からは１／３出力、２
／３出力が読出しりＯツクに同期して出力される。

このようにして第３のマルチプレクサ３６から原画像デ
ータと補間画像データが読出しクロックに同期して出力
される。補間処理部（図示せず）は、この画像データを
ストローブパルスで取込む。

この結果、原データに加えて補間データが追加されて拡
大画像データが得られることになる。なお、同期パルス
発生器１３から出力される水平同期信号はＲＡＭカウン
タ１４のクリアに用いられ、ＲＯＭ１５の０７ビツトは
前述したようにＲＯＭカウンタ１６のクリアに用いられ
ている。

第１３図は１／ｎ補間器の具体的構成例を示す図である
。ＲＡＭ１１からの画像データＤ（ｎ＞は第１のラッチ
４１に入力し、カウンタクロック（アンドゲート２１の
出力）によってラッチされる。ラッチされたデータＤ（
ｎ＞は第２のラッチ４２に入力され、次のカウンタクロ
ックによって第２のラッチ４２にラッチされる。一方、
この間に第１のラッチ４１には次の画像データＤ　（ｎ
＋１）が入力されており、同時にラッチされる。この結
果、第１のラッチ４１からはＤ（ｎ＋１）が出力され、
第２のラッチ４２からはＤ　（ｎ）が出力され、共に減
ｎ器４３に入る。

減算器４３はこれら画像データを受けＤ　（ｎ）−Ｄ　（ｎ＋１＞を演算する。そしてこの減算結果は１／ｎ乗算鼎４４に
入り１／ｎにされる。この結果、１／ｎ乗算器４４の出
力は（Ｄ　　（ｎ）　　−〇　　（ｎ＋１　　＞）／ｎとな
る。１／ｎ乗算器４４の出力は×２の乗算器Ｍ２　、第
３の乗算器Ｍ３、−Ｘ　（ｎ−１）　＋７）乗？ｉ器Ｍ
ｎ−１に入力されそれぞれ定数倍され、その乗算結果は
加算器ＡＤＩ〜ＡＤｎの一方の入力に入る。第１の加算
器ＡＤＩの入力には乗算器がないが、×１の乗算器が不
要のためである。

また補間器の変形例として、第１のマルチプレクサ３４
とカウンタ３３を用いずに、補間器に、その機能を包含
することもできる。第１４図は補間器の他の実施例を示
す具体的構成図である。第１３図と同一のものは同一の
符号を付して示す。

第１３図と同様の動作により１／ｎ乗算器４４の出力は（Ｄ　（ｎ＞　−Ｄ　（ｎ＋１　＞　）／ｎである。こ
の出力が加４ｎ器５１の一方の入力に入っている。マル
チプレクサ５２には、この加算器５１出力と第１のラッ
チ出力Ｄ　（ｎ）が入っている。そしてＲＯＭ１５のＤ
２ビットが“０”の時マルチプレクサ５２はこのＤ（ｎ
＞データをセレクトし、第３のラッチ５３に初期値とし
てＤ　（ｎ）をラッチさせる。ラッチされたデータＤ　
（ｎ）は初期値として加算器５１の他方の入力に入る。

そして、補間処理中〈Ｄ〜ビットが１″の時）は、加算
器５１によってＤ　（ｎ）に（Ｄ　（ｎ）’　−Ｄ（ｎ
＋１　））／ｎが順次加算されていく、以後筒３のラッ
チ５３出力が補間データ出力となる。

更には、１／ｎ乗算器４４のｎを外部より設定可能にし
ておけば、１個の補間器で、１／２と１／３．２／３補
間器を兼ねることもできる。

この時は、第１０図の第１乃至第３のマルチプレクサ３
４〜３６とカウンタ３３は省略可能となる。　第１５図
は本発明の他の実施例を示す構成図である。図に示す実
施例は、補間処理と間引き処理を１つの倍率内で同時に
行うようになっている。第１図、第５図と同一のものは
同一の番号を付して示す。図において、ＲＯＭ１５の出
力ビットのうち、ＤｏとＤｌを補間処理と間引き処理の
振り分けＩＪ　ｉｌｌに使用している。ＤＩはＲＯＭカ
ウンタ１６クリア用である。第１６図はＲＯＭ１５のア
ドレスとデータとの関係を示す図である。Ｄｏ　（ＬＳ
Ｂ）ビットが“ＯＩＪの時に間引き処理を行い、Ｄ０ビ
ットが同時に０″をとることは許されない（１つの画素
に対して同時に間引と補間を行うことはできない）。Ｄ
ｏとＤＩが共に“１”の時には原画素データがそのまま
出力される。このように、第１５図に示す回路は基本的
には第１図に示す回路（間引き処理用）と第５図に示す
回路（補間処理用）を組合わせたものになる。

第１７図は各部の動作を示すタイミングチャートである
。図において、（イ）はクロック発生器１２の出力（読
出しクロック）を、（ロ）は同期パルス発生器１３の出
力（水平同期信号）を、（ハ）はＲＡＭカウンタ１４の
出力を、（ニ）はＲＯＭカウンタ１６の出力を、（ホ）
はＲＯＭｌ５のＤｏビット出力を、（へ）はＲＯＭ１５
の０１ビツト出力を、（ト）はＲＯＭ１５のＤ７ビツト
出力を、（チ）はアンドゲート１７の出力（ストローブ
パルス）を、（す）は画像データをそれぞれ示す。

問引き処理時にはＤｏビットが０″になり、Ｄｏビット
が“Ｏ”の時にはＤ＋ビットは必ず“１″であるので、
アンドゲート２１は開いており、ＲＡＭカウンタ１４の
内容は更新され、ＲＡＭ１１からは更新された画像デー
タが出力される。

しかしながら、この場合には、Ｄｏピットが“０”であ
るのでアンドゲート１７が閉じられ、第１７図（チ）に
示すようにストローブパルスは発生しない。従って間引
き処理が行われる。

補間処理時にはＤ１ビットが“０”になり、Ｄ１ピット
が“Ｏ″の時にはＤＯビットが必ず“１′′であるので
アンドゲート１７は開いており、ストローブパルスは第
１７図（チ）に示すように読出しクロックに同期して連
続して出力される。これに対し、Ｄ１ビットは“０”で
あるのでアンドゲート２１は閉じ、ＲＡＭカウンタ１４
は（ハ）に示すように更新されない。従って、ＲＡＭ１
１の出力画像データは前の値を保持し、同じ画像データ
に対しストローブパルスは連続して出力されるので補間
処理が行われる。

Ｄｏビット、Ｄ１ビット共に“１”の場合にはアンドゲ
ート１７，２１共に開くのでＲΔＭ１１の出力画像デー
タと、ストローブパルスは読出しクロッに同期して１対
１に対応して出力される。

後段の間引き／補間処理部（図示せず）では画像データ
をストローブパルスでラッチし、間引き処理、補間処理
乃至は通常処理を行う。

これまでの実施例では、水平同期パルスでＲＡＭカウン
タ１４のみをクリアしていたが、ＲＯＭカウンタ１６も
同時にクリアし、１ラインの頭で必ず、補間又は／且つ
間引きパターンが同一になるように構成してもかまわな
いことは、勿論である。

（発明の効果）以上詳細に説明したように、本発明によればＲＯＭに画
像拡大又は縮小時の間引き乃至は補間に関するプログラ
ム情報（パターン）を予め格納しておいて、画像拡大・
縮小処理時に画像読出しクロックと同期して読出し、読
出したパターンに従って間引き処理又は補間処理を行う
ことにより変倍ｉ能を可変クロックを用いないで行うこ
とのできる構成の簡単な画像処理＠ｅを実現することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成ブロック図、第２
図はＲＯＭアドレスとデータの関係を示す図、第３図は
各部の動作を示すタイミングチャート、第４図は２７６
４ＲＯＭのアドレスとデータの関係を示す図、第５図は
本発明の他の実施例を示す構成ブロック図、第６図、第
７図は補間法の説明図、第８図はＲＯＭアドレスとデー
タの関係を示す図、第９図は各部の動作を示すタイミン
グチャート、第１０図は本発明の他の実施例を示す構成
ブロック図、第１１図はＲＯＭアドレスとデータの関係
を示す図、第１２図は各部の動作を示すタイミングチャ
ート、第１３図、第１４図は補間器の具体的構成例を示
す図、第１５図は本発明の他の実施例を示す構成ブロッ
ク図、第１６図はＲＯＭアドレスとデータの関係を示す
図、第１７図は各部の動作を示すタイミングチャート、
第１８図は画像拡大法の従来法を示す図、第１９図は画
像処理回路の構成概念を示す図、第２０図は画像拡大の
他の従来法を示す図である。１・・・ＣＣＤ２・・・サンプルホールド回路１１・・・ＲＡＭ　　　　　１２・・・クロック発生器
１３・・・同期パルス発生器１４・・・ＲＡＭカウンタ１５・・・ＲＯＭ　　　　　１６・・・ＲＯＭカウンタ
１７．２１・・・アンドゲート２２・・・インバータ　　３１，３２・・・補間器３３
・・・カウンタ３４〜３６・・・マルチプレクサ３７・・・ラッチ特許出願人　　小西六写真工業株式会社代　　理　　人
　　　弁理士　　井　　島　　藤　　治外１名第２図第６図第７図ｎ画素　　　　　　　　ｎ＋ｉ画索第８図第１１図第１９図第２０図 ″ｒｙ２手続補正書昭和６１年１２月１７日昭和６０年　特許願　第２９８８５４号２、発明の名称画像処理装置３、補正をする者事件との関係　　特　許　出　願　人任　所　　　　　東京都新宿区西新宿１丁目２６番２号
氏　名（名称＞　　　（１２７）　　　小西六写真工業
株式会社代表者　井手恵生４、代　理　人う・ボルトビル　３階電話０４２５−８４−１６０７　（代表）５、補正命令
の日付自　　発６、補正の対象明細書の「発明の詳細な説明」の欄７、補正の内容（１）明細書第９頁第１５行目の「６０％」を「４０％
」に補正する。（２）明細書第９頁第１６行目のｒＮ−６０ＪをｒＮ−
４０Ｊに補正する。（３）明細書第９頁第１７行目〜第１８行目のｒ（１０
０−６０＞１０．５−８０Ｊをｒ（１００−４０）１０
．５−１２０Ｊに補正する。（４）明細書第９頁第１９行目のｒ２．５Ｊをｒｌ、６
Ｊに補正する。（５）明細書第１０頁第１行目の「３画素に１個」を「
３画素に２個」に補正する。（６）明りＩｌ書第１０頁第１８行目のｒＮ−６０Ｊを
ｒＮ−４０Ｊに補正する。（７）明細書第１１頁第５行目の「３画素に１」を「３
画素に２」に補正する。

Claims

【特許請求の範囲】

読込んだ原稿情報を画像として再生する画像処理装置に
おいて、変倍率に応じて画像データの間引き及び／又は
画像データの補間する画素のパターンを予め格納した記
憶手段を具備し、画像再生時に変倍率に応じて画像デー
タの読出しクロックと同期して前記記憶手段のパターン
を読出し、該パターンにより画像データの間引き処理及
び／又は画像データの補間処理を行うように構成したこ
とを特徴とする画像処理装置。