JPS62151956A - メモリアドレス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計算機システムのメモリ装置のアドレス指定を
行なうメモリアドレス装置に関するものである。

従来の技術 従来のメモリアドレス装置として、バス上のアドレスを
拡張する方法としてバンク方式がある。

第３図はこの従来のバンク方式を示す図であり、１はバ
ンクレジスタ、２はバス」二のアドレス、３はメモリ装
置に供給するメモリアドレスである。

このようにバンクレジスタ１の内容をバス上のアドレス
２の上位に付加するとバス側から児ノζメモリの構成は
第４図に示すように各バンクが同一アドレスに配置され
る。

発明が解決しようとする問題点 しかしながら上記のような構成では、バスから見れば各
バンクが同一アドレスに割り当てられ、これではバンク
０内で実行されるプログラムでバンクレジスタ１の内容
を変更すると直ちにバンクが入れ換わるため、バンク○
内のプログラムが異常を起こす。また、バンク間の連絡
のだめの共通データを持つことが出来ないという問題点
を有していた。従来、バンク間の共通データはバンク構
成のメモリとは別のアドレス領域に配置されたハードウ
ェアとしても別のメモリに格納していた。

半導体メモリの集積度が向上し、記憶容量が増３　ベー
ジ 加している昨今、バス上のメモリが２種類に分離される
ことは大容量メモリの利点を生かすことが出来ないばか
りか、メモリ周辺の制御回路においても無駄が生じるこ
とになる。

本発明はかかる点に鑑み、１メモリ内にバンク構成のメ
モリ部とその共通データを格納する部分を共存させるこ
とを可能としたメモリアドレス装置を提供することを目
的とする。

問題点を解決するための手段 本発明は、バンク番号を記憶するバンクレジスタと、バ
ンクレジスタの出力とバス上のアドレス信号の一部とを
切り換えメモリ装置に対してメモリアドレスを供給する
マルチプレクサと、バンク構成となるメモリ区間をバス
上のアドレスから検出し前記マルチプレクサを切り換え
るだめの制御信号を出力するとともに、メモリ装置に対
してメモリ選択信号を発生するデコード手段を備えたメ
モリアドレス装置である。

作　　　用 本発明は前記した構成により、デコード手段がメモリ装
置に対するアクセスを検出し、メモリ装置のバンク構成
となるメモリ区間を検出するとマルチプレクサを切り換
えバンクレジスタの内容をメモリ装置へ送出する。バン
ク間の共通データの領域はデコード手段がマルチプレク
サを切り換える信号を出さないのでメモリ装置へはバス
上のアドレスがその捷ま出力される。

実施例 第１図は本発明の一実施例に４５・けるメモリアドレス
装置の構成図を示すものである。第１図において、１０
はバンク番号を記憶するバンクレジスタ、１１はバス上
のアドレス信号、１２はアドレス信号１１とバンクレジ
スタ１０の出力を切り換えるマルチプレクサ 構成となるメモリ区間をアドレス信号１１から検出しマ
ルチプレクサ１２をバンクレジスタ１０側に切り換える
だめの制御信号を出力し、同（１、Ｙにメモリ装置に対
してメモリ選択信号を発生ずるデコード手段、１４はデ
コード手段１３よりメモリ装置に出力されるメモリ選択
信−弓、１６ｉＪ、マルチプ６ページ レクザ１２よりメモリ装置に出力されるメモリアドレス
である。

以上のように構成された本実施例のメモリアドレス装置
について以下の動作を説明する。

デコード手段１３がバンク構成区間を検出するとメモリ
選択信号１４をメモリ装置に対して出力すると同時にマ
ルチプレクサ１２に対してバンクレジスタ１ｏの内容を
メモリアドレス１５として出力する制御信号を出力する
。デコード手段１３が共通メモリ区間を検出するとメモ
リ選択信号１４を出力するが、マルチプレクサ１２の切
り換え信号は出力しない。このためメモリ装置に対して
はバス」二のアドレス信号１１がメモリアドレス１６と
なり供給される。メモリ装置はメモリ選択信号が出力さ
れたとき、メモリアドレス１５にもとづいてメモリ動作
を行なう。

このような構成のメモリアドレス装置を用いるとバス上
から見たメモリ装置の構成は第２図のようになる。

以上のように、本実施例によれば、第１図のよ６１・−
　／ うなメモリアドレス装置をパスラインとメモリ装置の間
に設けることにより、同一メモリ装置１コ−内に共通メ
モリ部分とバンク構成部分の両方を設けることが出来る
。

発明の詳細 な説明したように、本発明によれば、同一メモリ装置内
に通常のメモリと同じ構成の共通メモリ部分とバンク構
成の部分を設けることが出来る。

また、システムに必要なメモリ容量が増加し、ＣＰＵの
メモリ空間を越えた場合も、バンク構成部分にデータ及
び実行プログラムを同き、共’ｚｌｎメモリ区間にバン
クの制御等を行なうシステムプログラムを置くことによ
り、大容量メモリが必要なシステムも効率良くアドレス
能力の低い小規模なＣＰＵを用いて実現することが出来
る。１だ、弔−メモリ装置を用いて全システムのメモリ
が構成出来るため、実装面積が減少しシステムが小型に
なり、本発明の実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のメモリアド７ベージ レス装置のブロック図、第２図は同実施例を用いたとき
のバスから見たメモリ装置の構成図、第３図は従来のバ
ンク方式によるメモリアドレス装置の説明図、第４図は
従来のバンク方式を用いたときのバスから見たメモリ装
置の構成図である。 １０・・・・・・バンクレジスタ、１２・・・・・・マ
ルチプレクサ、１３・・・・・・デコード手段。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 篤２図

Claims (1)

【特許請求の範囲】
1. バンク番号を記憶するバンクレジスタと、前記バンクレ
   ジスタの出力とバス上のアドレス信号の一部とを切り換
   え、メモリ装置に対してメモリアドレスを供給するマル
   チプレクサと、バンク構成となるメモリ部分をバス上の
   アドレスから検出し前記マルチプレクサを切り換えるた
   めの制御信号を出力するとともに、メモリ装置に対して
   メモリ選択信号を発生するデコード手段を備えたことを
   特徴とするメモリアドレス装置。