JPS62150855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62150855A JPS62150855A JP60290669A JP29066985A JPS62150855A JP S62150855 A JPS62150855 A JP S62150855A JP 60290669 A JP60290669 A JP 60290669A JP 29066985 A JP29066985 A JP 29066985A JP S62150855 A JPS62150855 A JP S62150855A
- Authority
- JP
- Japan
- Prior art keywords
- package
- heat
- heat shield
- letters
- numerals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に半導体集積回路の熱吸収を低
減し、製品の信頼度を向上せしめる際に適用して好適な
技術に関する。
減し、製品の信頼度を向上せしめる際に適用して好適な
技術に関する。
半導体集積回路（以下においてＩＣという）には面付は
実装と呼ばれている実装方法がある。第３図はその一例
を示すものであり、ＩＣＩの上方から矢印Ａのように赤
外線を照射し、その熱により接続ピン２を回路パターン
３に半田付け４するものである。なお、５はレジン材等
のパッケージであり、６はＩＣパッケージ、７はタブ、
８はポンディングワイヤー、９はインナーリードである
。
実装と呼ばれている実装方法がある。第３図はその一例
を示すものであり、ＩＣＩの上方から矢印Ａのように赤
外線を照射し、その熱により接続ピン２を回路パターン
３に半田付け４するものである。なお、５はレジン材等
のパッケージであり、６はＩＣパッケージ、７はタブ、
８はポンディングワイヤー、９はインナーリードである
。
上記赤外線を照射すると、半田付け４の位置はおよそ１
８（ｌ程度に上昇し、パッケージ５から接続ピン２が突
出している位置、並びにパッケージ５の表面温度は３０
０ｒにも上昇する。
８（ｌ程度に上昇し、パッケージ５から接続ピン２が突
出している位置、並びにパッケージ５の表面温度は３０
０ｒにも上昇する。
ここで問題になるのは、パッケージ５と接続ピン２の熱
膨張係数の差により、両者の接触面においてＢとして示
したような間隙が発生することである。
膨張係数の差により、両者の接触面においてＢとして示
したような間隙が発生することである。
本発明者等の検討によると、上記間隙Ｂからインナーリ
ード９、ボンディングワイヤー８を介してＩＣチップ６
にまで、水分が浸透しやすくなる。
ード９、ボンディングワイヤー８を介してＩＣチップ６
にまで、水分が浸透しやすくなる。
「入門ＩＣセミナー」（昭和４９年４月１日第７版発行
、発行所ＣＱ出版社、ｐｐ １４４〜１４５）Ｋ示すよ
うに、ＩＣにとって水分、換言すれば湿気は好ましく・
ものではなく、これが故障の一因になる。
、発行所ＣＱ出版社、ｐｐ １４４〜１４５）Ｋ示すよ
うに、ＩＣにとって水分、換言すれば湿気は好ましく・
ものではなく、これが故障の一因になる。
そこで、本発明者等は第４図に示すように、パッケージ
５の表面に形式を示す文字等を抜き文字で示し、他の表
面をシルバーインク１０で覆うようにした。この構造に
よると、白色に近（・シルバーインク１０が赤外線を反
射するので、パッケージ５の熱吸収が少なく、従って熱
膨張が低減する。
５の表面に形式を示す文字等を抜き文字で示し、他の表
面をシルバーインク１０で覆うようにした。この構造に
よると、白色に近（・シルバーインク１０が赤外線を反
射するので、パッケージ５の熱吸収が少なく、従って熱
膨張が低減する。
そして間隙Ｂの発生も低減され、ＩＣの信頼性を向上さ
せることができる。
せることができる。
しかし上記シルバーインク１０の形成は、第５図に示す
ようなゴムｌ：ｆｌｌｌによって行われるので、長期間
にわたって使用すると点線で示すように型くずれが生じ
、このため型抜き部分がつながってしまうことが本発明
者等によって明らかにされた。
ようなゴムｌ：ｆｌｌｌによって行われるので、長期間
にわたって使用すると点線で示すように型くずれが生じ
、このため型抜き部分がつながってしまうことが本発明
者等によって明らかにされた。
パッケージ５は黒色であるから、型抜き部分とシルバー
インク１０とのコントラストはよく、上記ゴム印１１の
型くずれがなければ、型抜きによって形成される文字等
は鮮明に示される。しかし上記型くずれが発生すると、
文字が形成されなくなる。更にゴム印１１の上記構造で
は、従来のゴム印の構造とは逆であるから、ゴム印１１
を製造するための型を変更用なければならず、コスト高
になることも本発明者等の検討により判明した。
インク１０とのコントラストはよく、上記ゴム印１１の
型くずれがなければ、型抜きによって形成される文字等
は鮮明に示される。しかし上記型くずれが発生すると、
文字が形成されなくなる。更にゴム印１１の上記構造で
は、従来のゴム印の構造とは逆であるから、ゴム印１１
を製造するための型を変更用なければならず、コスト高
になることも本発明者等の検討により判明した。
本発明の目的は、パッケージの熱吸収を低減することが
でき、しかも低コストで生産可能な半導体装置を提供す
ることにある。
でき、しかも低コストで生産可能な半導体装置を提供す
ることにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に述べれば、下記の通りである。
を簡単に述べれば、下記の通りである。
すなわち、パッケージに文字、固形等を形成するととも
Ｋ、これらの文字１図形等に対しパッケージの形状、大
きさに合わせた所望の間隔をおいて遮熱部を形成し、パ
ッケージの熱吸収を低減するとともに、文字１図形等を
形成するためのコストを低減する、と〜・５本発明の目
的を達成するものである。
Ｋ、これらの文字１図形等に対しパッケージの形状、大
きさに合わせた所望の間隔をおいて遮熱部を形成し、パ
ッケージの熱吸収を低減するとともに、文字１図形等を
形成するためのコストを低減する、と〜・５本発明の目
的を達成するものである。
以下、第１図及び第２図を参照して本発明を適用した半
導体装置の一実施例を説明する。なお、第１図は文字１
図形と遮熱部とを示すＩＣの平面図であり、第２図はゴ
ム印の構造を示す要部の断面図である。
導体装置の一実施例を説明する。なお、第１図は文字１
図形と遮熱部とを示すＩＣの平面図であり、第２図はゴ
ム印の構造を示す要部の断面図である。
本実施例の特徴は、文字９図形等を明確に示すとともに
、パッケージの熱吸収を低減する遮熱部を上記文字１図
形等と１のゴム印を用いて同時に形成し得るよう圧した
ことにある。
、パッケージの熱吸収を低減する遮熱部を上記文字１図
形等と１のゴム印を用いて同時に形成し得るよう圧した
ことにある。
第１図に示すように、ＩＣ２１のパッケージ２２の上面
には、ＩＣＩ １の型式を表す文字Ａや数字がシルバー
インクにて形成されている。なお、上記文字、数字につ
いては、説明の便宜のため符号を付していない。そして
パッケージ２２であるレジン材の一部２３は黒地のまま
露出しているので、文字や図形等は明確に目視できるよ
うＫなる。
には、ＩＣＩ １の型式を表す文字Ａや数字がシルバー
インクにて形成されている。なお、上記文字、数字につ
いては、説明の便宜のため符号を付していない。そして
パッケージ２２であるレジン材の一部２３は黒地のまま
露出しているので、文字や図形等は明確に目視できるよ
うＫなる。
そして上記レジン材の一部２３は、本発明でいう所望の
間隔に相当し、この間隔をもって遮熱部２４が形成され
ている。なお、２５はＩＣ２１の外部接続ピンを示すも
のである。
間隔に相当し、この間隔をもって遮熱部２４が形成され
ている。なお、２５はＩＣ２１の外部接続ピンを示すも
のである。
上記構成によると、文字、数字は銀色の枠に囲まれ、し
かも黒地をバックにしているので、パッケージ２２０表
面に言わば浮き上がるようにみえ、非常にみやす〈−な
る。
かも黒地をバックにしているので、パッケージ２２０表
面に言わば浮き上がるようにみえ、非常にみやす〈−な
る。
ここで注目すべきは、上記文字や数字と遮熱部２４とが
、第２図に示すような構造のゴム印３１によっ【同時に
形成されることである。
、第２図に示すような構造のゴム印３１によっ【同時に
形成されることである。
すなわち、ゴム印３１において、突起３１ａは数字２の
一部を形成するものとし、突起３１ｂが数字３の一部を
形成し、突起３１ｃが遮熱部２４を形成するものとする
。これらは、１のゴム印に一体に形成し得るので、上記
ゴム印３１をパッケージ２２の表面に押圧することによ
り、シルバーインクで文字、数字、遮熱部２４となる薄
〜・皮膜をパッケージ２２０表面に同時に形成すること
ができる。
一部を形成するものとし、突起３１ｂが数字３の一部を
形成し、突起３１ｃが遮熱部２４を形成するものとする
。これらは、１のゴム印に一体に形成し得るので、上記
ゴム印３１をパッケージ２２の表面に押圧することによ
り、シルバーインクで文字、数字、遮熱部２４となる薄
〜・皮膜をパッケージ２２０表面に同時に形成すること
ができる。
換言すれば、上記作業工程は一工程でよく、遮熱部２４
のための工程を必要としない。しかも、突起３１ａ〜３
１ｃについて述べたように、数字等は凹部によって形成
されるのではなく、凸部によって形成される。ゴム印３
１について上記技法は一般的なものであり、従来使用さ
れてきた文字、或いは数字用の型を利用することができ
、この点においてもコストダウンを図り得る。
のための工程を必要としない。しかも、突起３１ａ〜３
１ｃについて述べたように、数字等は凹部によって形成
されるのではなく、凸部によって形成される。ゴム印３
１について上記技法は一般的なものであり、従来使用さ
れてきた文字、或いは数字用の型を利用することができ
、この点においてもコストダウンを図り得る。
丈に、ゴム印３１を長期間にわたって使用すると、第２
図に点線で示すように変形するが、上記のように間隙２
３が設けられているので隣接する文字や数字が接触して
読み取り不能になる、といったような不都合も低減され
る。まして文字や数字の一部が欠けるようなことはない
。
図に点線で示すように変形するが、上記のように間隙２
３が設けられているので隣接する文字や数字が接触して
読み取り不能になる、といったような不都合も低減され
る。まして文字や数字の一部が欠けるようなことはない
。
その上、更に重要なことは、パッケージ２２０表面の大
部分が熱反射の性質を有するシルバーインクによって覆
われることｋなるので、パッケージ２２の熱吸収が低減
されることである。この結果、上記のように赤外ｉリフ
ローによって実装を行っても、パッケージ２２の温度上
昇が少なく、上記のような割れＢの発生が少なくなる。
部分が熱反射の性質を有するシルバーインクによって覆
われることｋなるので、パッケージ２２の熱吸収が低減
されることである。この結果、上記のように赤外ｉリフ
ローによって実装を行っても、パッケージ２２の温度上
昇が少なく、上記のような割れＢの発生が少なくなる。
従って、水分の浸透が少になり、１ｃｉｉの不良が大幅
に低減される。
に低減される。
（１）ＩＣのパッケージ表面に文字や数字を形成すると
同時に、上記文字や数字を形成するシルバーインクによ
って遮熱部を形成することにより、作業工程を増す事な
くパッケージの熱吸収を低減した半導体装置を得る、と
いう効果が得られる。
同時に、上記文字や数字を形成するシルバーインクによ
って遮熱部を形成することにより、作業工程を増す事な
くパッケージの熱吸収を低減した半導体装置を得る、と
いう効果が得られる。
（２； 上記文字や数字と遮熱部との間に、パッケー
ジの形状、大きさに合わせた間隙を設けることにより、
文字や数字の読み取りが容易になる、という効果が得ら
れる。
ジの形状、大きさに合わせた間隙を設けることにより、
文字や数字の読み取りが容易になる、という効果が得ら
れる。
（３） 上記（１）により、半導体装置の実装時にパ
ッケージの熱吸収が低減され、外部接続ビン等との熱膨
張の相違によるパッケージのわれや歪みが少なくなり、
その結果実装状態にお〜・ても水分のパッケージ内への
浸透を押えることができ、半導体装置の信頼性が向上す
る、という効果が得られる。
ッケージの熱吸収が低減され、外部接続ビン等との熱膨
張の相違によるパッケージのわれや歪みが少なくなり、
その結果実装状態にお〜・ても水分のパッケージ内への
浸透を押えることができ、半導体装置の信頼性が向上す
る、という効果が得られる。
［４１上記（２；により、文字や数字を形成するゴム印
に長期間の使用による変形があっても、文字や数字の一
部が接触したり途切れたりすることなく、外観不良が低
減される、という効果が得られる。
に長期間の使用による変形があっても、文字や数字の一
部が接触したり途切れたりすることなく、外観不良が低
減される、という効果が得られる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、使用され
るイジクはシルノ（−インクに限定されるものではなく
、他の白色系のインクであってもよい。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、使用され
るイジクはシルノ（−インクに限定されるものではなく
、他の白色系のインクであってもよい。
史に、ゴム印に代えて他の印刷機に使用してもよい。
以上の説明では、主として本発明者等圧よってなされた
発明をその背景となった利用分野である面付は実装型の
ＩＣに適用した場合について説明したが、それに限定さ
れるものではなく、例えばデュアルインライン型のよう
な他の形状のＩＣに利用することができる。本発明は少
なくとも、パッケージを具備する各種の半導体装置に利
用することができる。
発明をその背景となった利用分野である面付は実装型の
ＩＣに適用した場合について説明したが、それに限定さ
れるものではなく、例えばデュアルインライン型のよう
な他の形状のＩＣに利用することができる。本発明は少
なくとも、パッケージを具備する各種の半導体装置に利
用することができる。
第１図は本発明を適用したＩＣのパッケージ表面を示す
平面図を示し、 遮熱部との形成を説明する要部の断面図を示し、第３図
は赤外線り７０−による実装時の状況を示す要部の断面
図を示し、 第４図は本発明に先立って検討されたＩＣの平面図を示
し、 第５図は文字や数字の形成を説明する要部の断面図な示
すものである。 ２１・・・ＩＣ１２２・・・パッケージ、２３・・・間
隙、２４・・・シルバーインク゛、３１・・・ゴム印、
３１ａ〜３．１ ｃ・・・突部。 乙
平面図を示し、 遮熱部との形成を説明する要部の断面図を示し、第３図
は赤外線り７０−による実装時の状況を示す要部の断面
図を示し、 第４図は本発明に先立って検討されたＩＣの平面図を示
し、 第５図は文字や数字の形成を説明する要部の断面図な示
すものである。 ２１・・・ＩＣ１２２・・・パッケージ、２３・・・間
隙、２４・・・シルバーインク゛、３１・・・ゴム印、
３１ａ〜３．１ ｃ・・・突部。 乙
Claims (1)
- １、パッケージの表面に文字、図形、各種マークと、こ
れらの文字、図形、各種マークに対し所望の間隔をもっ
て上記パッケージの表面を覆う遮熱部とを同一塗料にて
形成し、上記遮熱部により上記パッケージの熱吸収を低
減することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60290669A JPS62150855A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60290669A JPS62150855A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150855A true JPS62150855A (ja) | 1987-07-04 |
Family
ID=17758959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60290669A Pending JPS62150855A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150855A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119167A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 樹脂封止型半導体装置 |
| US6294411B1 (en) | 1996-10-25 | 2001-09-25 | Nippon Steel Semiconductor Corporation | Method for molding a semiconductor device utilizing a satin finish |
-
1985
- 1985-12-25 JP JP60290669A patent/JPS62150855A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119167A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 樹脂封止型半導体装置 |
| US6294411B1 (en) | 1996-10-25 | 2001-09-25 | Nippon Steel Semiconductor Corporation | Method for molding a semiconductor device utilizing a satin finish |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030156743A1 (en) | Fingerprint sensor apparatus and manufacturing method thereof | |
| JPS60208847A (ja) | 表面実装型ｉｃに内在する水分の排出方法 | |
| JPS62244139A (ja) | 樹脂封止型ピングリツドアレイ及びその製造方法 | |
| KR920008250B1 (ko) | 수지밀봉형 반도체장치 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JPS62150855A (ja) | 半導体装置 | |
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| KR850006259A (ko) | 수지봉합형 반도체 장치의 제조방법 | |
| JPS6211499B2 (ja) | ||
| KR100691057B1 (ko) | 반도체 부품용 패키지 및 그 제조 방법 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JPH05144988A (ja) | 半導体装置の製造方法並びに半導体製造装置及びリードフレーム | |
| JPH05166949A (ja) | 樹脂封止半導体装置のパッケージのマーキング方法 | |
| JPH10258445A (ja) | 半導体装置の樹脂封止用金型 | |
| JP2754707B2 (ja) | 樹脂封止型半導体装置 | |
| JP2800335B2 (ja) | 半導体ダイオード | |
| KR100271355B1 (ko) | 반도체패키지의 coo마크 형성방법 및 여기에 사용되는몰드금형의 구조 | |
| KR200232983Y1 (ko) | 반도체 패키지 | |
| JPS5926602Y2 (ja) | 半導体パッケ−ジ | |
| JPH03159163A (ja) | リードフレーム | |
| JP2003204019A (ja) | 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法 | |
| JPS60178636A (ja) | 半導体装置 | |
| JPH01293553A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPH05211187A (ja) | Ｉｃパッケージ用のモールド金型 | |
| JP4225312B2 (ja) | 半導体装置 |