KR100691057B1 - 반도체 부품용 패키지 및 그 제조 방법 - Google Patents
반도체 부품용 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100691057B1 KR100691057B1 KR1020047020460A KR20047020460A KR100691057B1 KR 100691057 B1 KR100691057 B1 KR 100691057B1 KR 1020047020460 A KR1020047020460 A KR 1020047020460A KR 20047020460 A KR20047020460 A KR 20047020460A KR 100691057 B1 KR100691057 B1 KR 100691057B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- package
- sponge
- molding
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000465 moulding Methods 0.000 claims abstract description 38
- 150000001875 compounds Chemical class 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 17
- 239000012778 molding material Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 230000000930 thermomechanical effect Effects 0.000 abstract description 3
- 230000009471 action Effects 0.000 abstract description 2
- 238000005266 casting Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 8
- 238000004382 potting Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 BOC 기법 등에서의 FBGA 패키지와 같은 반도체 부품용의 패키징에 관한 것이며, 기판상에 장착된 칩의 적어도 후방측 및 측면 에지(2)가 몰딩 커버(6)(molding covering)에 의해 밀폐되며, 몰딩 커버를 위해 사용된 캐스팅 컴파운드는 기판과 링크연결되고 그 사이에 집적 일체성을 형성한다. 본 발명은 반도체 부품용 패키징을 제조하는 방법에 관한 것이다. 본 발명의 목적은 열적기계적 응력을 감소시키는 동시에 기판에 몰드 코팅의 부착되는 것을 실질적으로 개선하며, 이에 의해 보다 높은 패키지 장전이 가능하게 하는 것이 특징인 반도체 부품용 패키징을 제공하는 것이다. 본 발명에 따르면, 이러한 목적은 기판(1)의 적어도 일부 영역이 스폰지 구조체(7)를 구비하며, 이 구조체는 다공형 개구를 구비하며, 몰딩 재료가 모세관 작용에 의해 기판을 침투하도록 구조체의 일정 깊이까지 기판으로부터 연장된다.
Description
본 발명은 BOC 기법 등에서의 FBGA 패키지와 같은 반도체 부품용의 패키지로서, 기판상에 장착된 칩의 적어도 후방측 및 측면 에지가 몰딩 커버(molding covering)에 의해 밀폐되며, 몰딩 커버를 위해 사용된 포팅 컴파운드(potting compound)는 콤팩트 유닛을 형성하는 방법으로 기판에 접속되는, 반도체 부품용 패키지에 관한 것이다. 또한, 본 발명은 반도체 부품용의 이러한 패키지를 제조하는 방법에 관한 것이다.
BOC 부품 또는 그 외에 칩 사이즈 패키지(Chip Size Package : CSP) 부품, 미세 피치 볼 그리드 어레이(Fine Pitch Ball Grid Array : FBGA), 테이프 볼 그리드 어레이(Tape Ball Grid Array : TBGA) 또는 μBGA 부품 등과 같은 일련의 부품에 있어서, 칩은 장착될 칩의 치수에 대략 대응하는 치수를 가진 기판상에 장착된다. 다양한 디자인은 부분적으로 제조자-대표 표시이며, 구조적 디자인에서 차이 또는 섬세함을 식별한다. 가능한한 작은 구조적 높이의 이점을 위해서, 일부 부품 에서, 칩 후방측은 커버되지 않으며, 오히려 단지 특정 민감 칩 에지가 몰딩 컴파운드에 의해 밀폐된다. 이러한 것은 칩 에지 둘레에서 적당한 몰딩 컴파운드(포팅 컴파운드)를 디스펜싱함으로써 실행된다. 기판, 칩 및 포팅 컴파운드를 위해 사용된 상이한 재료는 몇몇 경우에 상당한 상이한 기계적 특성, 특히 상이한 열팽창 계수를 갖고 있음은 물론이다. 기판의 경우, 경질 종이 또는 유리 섬유 재료와 같은 종래의 인쇄 회로 기판 재료가 사용되며, 통상적으로 합성 수지가 결합제로서 사용된다.
이러한 반도체 부품의 예는 포팅 컴파운드를 구비한 반도체 부품을 개시하고 있는 미국 특허 제 5,391,916 호 또는 기계적 응력을 감소시키기 위해서 칩 온 보드(chop on board : COB) 부품용의 특정 칩 캐리어를 개시하고 있는 미국 특허 제 5,293,067 호가 있다.
적당한 재료 선택을 통해서, 팽창 계수는, 각 재료 쌍 사이의 팽창 계수에서의 차이를 가능한한 작게 하는 특정 방법으로 서로 조화될 수 있다.
그러나, 궁극적으로 완전한 조화는 불가능하다. 이것은 특히 BOC 또는 COB 부품의 경우에 치명적인 결과를 갖고 있으며, COB 부품의 경우, 이들이 추가적인 몰딩 커버로 보호된다면, 정상 사용 동안에 극단적인 응력이 가해진다. 이러한 응력은 기본적으로 상이한 팽창 계수를 가진 상이한 재료가 층으로 함께 결합되는 경우에 야기되는 "바이메탈 효과(bimetal effect)"에 의거한 것이다.
기판과 칩 사이의 응력을 적어도 감소시키기 위해서, 기판상에 장착하는 것은 열적 응력을 보상하는 테이프를 개재시켜 통상 실행된다, 모든 경우에, 서로 직접 접촉되는 Si 칩/몰딩 컴파운드 및 몰딩 컴파운드/기판의 재료 쌍 사이의 각각의 팽창 계수의 보다 상당한 처리가 있다. 최악의 경우의 상황에서, 이것은 연결의 분리를 야기시키며, 그에 따라 부품의 전체적인 손상이 야기된다.
도입부에서 상술한 바와 같이, 지금까지 다양한 복잡한 방법이 칩을 보호하기 위해 실행되었다. 따라서, 예로서, 특정 민감 칩 에지를 보호하기 위한 디스펜싱(dispensing), 또는 그 후방측을 포함한 칩의 완전한 보호를 성취하기 위해서 프린팅 또는 몰딩이 있다. 그러나, 재료 프린팅 사이의 열적기계적 응력의 영향을 제거 또는 충분히 제거할 가능성은 없으며, 그에 따라 응력-명령 부품 파손이 항상 고려되고 있다. 그러나, 재료 및 디자인 변경 및 테이프 받침과 같은 해결 방법은비커버된 퓨즈와 같은 다른 문제를 야기시킨다.
따라서, 본 발명의 목적은 보다 낮은 열적기계적 응력을 통한 상당히 보다 높은 패키지 장전과, 기판상의 몰딩 커버의 상당히 보다 큰 접착을 성취하는 반도체 부품용 패키지를 제공하는 것이다.
발명의 요약
도입부에서 설명한 형태의 패키지의 경우에, 본 발명의 목적은, 기판은, 다공성 개구를 제공하고 표면으로부터 일정 깊이로 연장되는 스폰지형 구조체를 적어도 부분적으로 구비하며, 이에 의해 몰딩 재료는 모세관 작용을 통해서 기판내로 침투될 수 있는 사실에 의해 성취된다.
이러한 특히 간단한 해결책은 인쇄 회로 기판의 팽창 계수가 몰딩 재료의 팽창 계수에 크게 부합되게 할 수 있다. 그 결과, 응력이 모든 측면으로부터 파손- 민감 반도체 칩에 균일하게 가해지며, 상기 반도체 칩은 양호한 방향으로만 보다 잘 휘어지지 않는다. 다른 장점은 보다 높은 패키지 장전이 보다 낮은 응력에 의해 가능하게 될 수 있다는 것이다.
또한, 본 발명은 2개의 재료가 특정 범위로 함께 성장하기 때문에 기판상에 커버 재료의 상당히 보다 높은 접착을 성취할 수 있다.
본 발명에 따른 기판의 제조가 가능한한 비용이 저렴하게 이뤄질 수 있도록, 기판의 전체 표면은 스폰지형 구조체를 갖고 있다.
또한, 기판이 전체적으로 스폰지형 구조체를 갖는 것은 물론이다. 이것은 몰딩 재료의 특히 많은 양이 기판내로 침투될 수 있으며, 그 결과 열팽창 계수의 특히 양호한 채용이 성취되는 것을 의미한다.
스폰지형 구조체는 습식 또는 건식 에칭 방법을 이용하여 기판내의 에폭시 수지 부분의 부분적인 제거에 의해 간단한 방법으로 제조될 수 있다.
기판의 특정 영역에 습식 또는 건식 에칭을 제한하기 위해서, 기판은 솔더링 레지스트 마스크로 부분적으로 커버될 수 있다.
또한, 기판의 기계적 표면 처리에 의해 스폰지형 구조체를 제조할 수 있다. 그러나, 이 경우에, 스폰지형 영역은 표면 바로 근방의 기판 영역으로만 제한된다.
몰딩 재료를 기판내로 가능한한 깊게 침투시키기 위해서, 기판상에 최종적으로 장착된 반도체 칩을 포함하는 구조체는 몰딩 커버의 도포전에 몰딩 컴파운드의 적어도 용융점까지 사전가열된다.
선택적으로 또는 추가적으로, 기판상에 최종적으로 장착된 반도체 칩을 포함 하는 구조체는 몰딩 커버의 도포후에 열처리가 간단하게 가해질 수 있다.
바람직하게, 열처리는 최대 침투 깊이를 성취하기 위해서 몰딩 컴파운드의 용융점 근방 또는 용융점보다 약간 높은 온도에서 실행된다.
본 발명의 특정 한정은, 칩을 장착하기 전에, 기판이 몰딩 컴파운드의 얇은 층으로 부분적으로 코팅되며, 용융점 근방 또는 그 이상의 온도에서 열처리가 가해지는 것이다. 몰딩 컴파운드는 프린팅 또는 디스펜싱에 의해 간단한 방법으로 도포된다. 열처리 작업은 몰딩 컴파운드의 도포후에 바로 또는 장착 작업의 종료후에 몰딩 커버를 도포한 후에 실행될 수 있다.
본 발명의 한정은, 기판이 장착 작업의 기술적인 시퀀스에 영향을 주지 않고 사전처리될 수 있다는 것이다.
도 1은 BOC 부품(종래 기술)의 개략적인 단면도,
도 2는 BOC 부품용의 본 발명에 따른 패키지의 개략도,
도 3은 몰딩 부품으로 부분적으로 도포되고, 열처리가 가해진 기판을 도시하는 도면.
본 발명의 작용 모드를 설명하기 위해서, 종래의 BOC 부품의 구조적 디자인을 우선 설명한다. 도 1은 종래 기술에 따라 구성된 BOC 부품을 개략적으로 도시 한 것이다. 이러한 부품에 대한 기부는 단단한 종이 또는 유리 섬유 재료와 같은 종래의 인쇄 회로 기판 재료를 포함하는 기판(1)으로 형성되며, 이 경우에 합성 수지가 통상적으로 결합제로서 사용되었다.
칩(2)은 상기 기판(1)상에 테이프가 개재되어 다이본딩된다. 기판(1)의 하부면은 전도성 트랙(도시하지 않음)이 설치되며, 이 전도성 트랙은 한편으로는 솔더 볼(4)에 그리고 다른 한편으로는 기판(1)에서 중앙 채널을 통해 작동하는 종래의 마이크로와이어(도시하지 않음)를 거쳐서 칩(2)에 접속되어 있다. 이러한 중앙 채널은 마이크로와이어와 칩(2)의 반응측을 보호하기 위해서 몰딩 재료(포팅 컴파운드(potting compound))로 제조된 본딩 채널 밀폐체(5)로 밀폐된다. 칩(2)의 후방측(도 1에서 상부) 및 칩 에지는 몰딩 커버(6)에 의해 밀폐되며, 상기 몰딩 커버(6)는 칩(2)에 대해서 측방향으로 접착에 의해 기판(1)의 표면에 접속된다. 몰딩 커버는 프린팅(printing) 또는 디스펜싱(dispensing)에 의해 제조될 수 있다.
다음에, 이러한 부품은 서로 직접 접촉되는 개별 부품의 상이한 열팽창 계수 및 기계적 특성 때문에 도입부에 개시된 단점을 갖고 있다. 이것이 본 발명의 시작점이 되었다.
몰딩 재료의 팽창 부품 및 기판의 광범위한 조화와, 몰딩 컴파운드와 기판(1) 사이의 접착력의 상당한 개선을 성취하기 위해서, 기판(1)은 일정 깊이로 연장되는 스폰지형 구조체를 획득하고, 몰딩 재료는 몰딩 동안에 스폰지형 구조체내로 침투될 수 있다. 이러한 상태가 도 2에 도시되어 있다.
기판(1)의 스폰지형 구조체(7)는 습식 또는 건식 에칭 방법을 이용하여 에폭 시 수지 부분의 부분 제거에 의해 형성될 수 있다. 이러한 습식 또는 건식 에칭은 기판(1)의 특정 영역으로 필요에 따라 제한될 수 있으며, 상기 영역은 솔더링 레지스트 마스크로 부분적으로 커버된다.
또한, 스폰지형 구조체(7)는 기판의 기계적인 표면 처리에 의해 제조될 수 있음이 물론이지만, 이 경우에 스폰지형 영역은 표면 바로 근방인 기판(1)의 영역에만 제한된다. 모든 경우에, 적어도 하나의 전이 영역이 형성되며, 기판상의 몰딩 재료의 접착력의 상당한 개선이 성취된다.
기판(1)의 연속 처리 대신에, 물론 그 제조 과정에서 스폰지형 구조체를 이미 획득한 기판(1)을 사용할 수 있다. 이러한 기판은 또한 소결 재료를 포함할 수 있으며, 어닐링에 의해 소결한 후에 캐비티가 소결 재료에 형성된다. 이것은 적당한 사이즈의 카본 함유 입자가 소결 재료와 혼합되는 간단한 방법으로 실현될 수 있다. 다음에, 이들 입자는 어닐링 동안에 연소되며, 기판(1)내에 소망의 캐비티를 형성한다.
몰딩 재료가 기판(1)의 스폰지형 구조체(7)내로 가능능한 깊게 침투하도록, 기판(1)상에 최종적으로 장착된 칩(2)을 포함하는 구조체는 몰딩 커버(6)의 도포전에 몰딩 컴파운드의 적어도 용융점까지 사전가열된다. 선택적으로 또는 추가로, 조립체는 몰딩 컴파운드의 용융점 근방의 온도 또는 이 온도보다 약간 높은 온도에서 몰딩 커버(6)의 도포후에 열처리가 가해질 수 있다.
선택적으로, 칩(2)이 장착되기 전에, 기판(1)은 몰딩 컴파운드의 얇은 층으로 부분적으로 도포되며, 몰딩 컴파운드의 용융점 근방 또는 이상의 온도에서 열처 리가 가해진다. 기판(1)에 몰딩 컴파운드를 도포하는 것은 프린팅 또는 디스펜싱에 의해 간단한 방법으로 실행될 수 있다. 유리한 열처리 작업은 몰딩 컴파운드의 도포후에 바로 또는 장착 작업의 종료후에 몰딩 커버(6)의 도포후에 실행될 수 있다.
본 발명의 이러한 정련은, 기판이 장착 작업의 기술적인 시퀀스에 영향을 주지 않고 사전처리될 수 있다고 하는 장점을 갖고 있다.
Claims (12)
- BOC 기법 등에서의 FBGA 패키지와 같은 반도체 부품용의 패키지로서, 기판상에 장착된 칩의 적어도 후방측 및 측면 에지가 콤팩트 유닛을 형성하는 방법으로 기판에 접속되는 몰딩 재료(molding material)에 의해 밀폐되는 반도체 부품용 패키지에 있어서,상기 기판(1)은, 다공성 개구를 제공하고 표면으로부터 일정 깊이로 연장되는 스폰지형 구조체(7)를 적어도 부분적으로 구비하며, 상기 기판(1)의 상기 다공성 개구를 통해 상기 몰딩 재료가 침투될 수 있는반도체 부품용 패키지.
- 제 1 항에 있어서,상기 기판(1)의 전체 표면이 스폰지형 구조체(7)를 갖는반도체 부품용 패키지.
- 제 1 항에 있어서,상기 기판(1)이 전체적으로 스폰지형 구조체(7)를 갖는반도체 부품용 패키지.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서,상기 스폰지형 구조체(7)가 상기 기판(1)내의 에폭시 수지 부분의 부분 제거에 의해 형성되는반도체 부품용 패키지.
- 제 4 항에 있어서,상기 스폰지형 구조체(7)가 습식 또는 건식 에칭에 의해 형성된반도체 부품용 패키지.
- 제 4 항에 있어서,상기 기판(1)이 솔더링 레지스트 마스크(soldering resist mask)로 부분적으로 커버되는반도체 부품용 패키지.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서,상기 기판(1)의 상기 스폰지형 구조체(7)가 카본 함유 소결 재료의 어닐링(annealing)을 통해 캐비티 형성함으로써 제공되는반도체 부품용 패키지.
- 제 1 항에 기재된 패키지를 제조하는 방법에 있어서,기판(1)상에 최종적으로 장착된 칩(2)을 포함하는 구조체를 몰딩 커버(6)의 도포전에 몰딩 컴파운드의 적어도 용융점까지 사전가열하는패키지 제조 방법.
- 제 1 항에 기재된 패키지를 제조하는 방법에 있어서,기판(1)상에 최종적으로 장착된 칩(2)을 포함하는 구조체를 몰딩 커버(6)의 도포후에 열처리가 가해지는패키지 제조 방법.
- 제 9 항에 있어서,상기 열처리가 몰딩 컴파운드의 용융점 근방의 온도에서 실행되는패키지 제조 방법.
- 제 1 항에 기재된 패키지를 제조하는 방법에 있어서,칩(2)을 장착하기 전에, 기판(1)이 몰딩 컴파운드의 얇은 층으로 부분적으로 코팅되며, 용융점 근방 또는 그 이상의 온도에서 열처리가 가해지는패키지 제조 방법.
- 제 11 항에 있어서,상기 몰딩 컴파운드가 기판(1)상에 프린팅 또는 디스펜싱되는패키지 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10227059A DE10227059A1 (de) | 2002-06-17 | 2002-06-17 | Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben |
| DE10227059.7 | 2002-06-17 | ||
| PCT/DE2003/001925 WO2003107417A1 (de) | 2002-06-17 | 2003-06-10 | Verpackung für halbleiterbauelemente und verfahren zum herstellen derselben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050010934A KR20050010934A (ko) | 2005-01-28 |
| KR100691057B1 true KR100691057B1 (ko) | 2007-03-09 |
Family
ID=29723215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020047020460A KR100691057B1 (ko) | 2002-06-17 | 2003-06-10 | 반도체 부품용 패키지 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7384822B2 (ko) |
| EP (1) | EP1518270B1 (ko) |
| KR (1) | KR100691057B1 (ko) |
| DE (2) | DE10227059A1 (ko) |
| TW (1) | TWI240386B (ko) |
| WO (1) | WO2003107417A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005010272A1 (de) * | 2005-03-03 | 2006-09-14 | Infineon Technologies Ag | Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements |
| US20100265678A1 (en) * | 2009-04-20 | 2010-10-21 | Moser Baer India Limited | Enhancing adhesion of molding materials with substrates |
| KR102521893B1 (ko) * | 2016-09-23 | 2023-04-14 | 삼성전자주식회사 | 패키지 기판 및 이를 포함하는 반도체 패키지 |
| US10083926B1 (en) | 2017-12-13 | 2018-09-25 | Dialog Semiconductor (Uk) Limited | Stress relief solutions on WLCSP large/bulk copper plane design |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02178953A (ja) | 1988-12-29 | 1990-07-11 | Nec Corp | 樹脂封止型半導体装置 |
| JP2875334B2 (ja) * | 1990-04-06 | 1999-03-31 | 株式会社日立製作所 | 半導体装置 |
| WO1992021150A1 (en) * | 1991-05-23 | 1992-11-26 | Motorola, Inc. | Integrated circuit chip carrier |
| JP3638771B2 (ja) | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
| US6246124B1 (en) | 1998-09-16 | 2001-06-12 | International Business Machines Corporation | Encapsulated chip module and method of making same |
| TW511401B (en) * | 2000-09-04 | 2002-11-21 | Sanyo Electric Co | Method for manufacturing circuit device |
-
2002
- 2002-06-17 DE DE10227059A patent/DE10227059A1/de not_active Ceased
-
2003
- 2003-06-10 EP EP03740078A patent/EP1518270B1/de not_active Expired - Lifetime
- 2003-06-10 KR KR1020047020460A patent/KR100691057B1/ko not_active IP Right Cessation
- 2003-06-10 DE DE50310834T patent/DE50310834D1/de not_active Expired - Lifetime
- 2003-06-10 US US10/518,141 patent/US7384822B2/en not_active Expired - Lifetime
- 2003-06-10 WO PCT/DE2003/001925 patent/WO2003107417A1/de not_active Application Discontinuation
- 2003-06-13 TW TW092116203A patent/TWI240386B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE50310834D1 (de) | 2009-01-08 |
| TW200415759A (en) | 2004-08-16 |
| US20060138632A1 (en) | 2006-06-29 |
| DE10227059A1 (de) | 2004-01-15 |
| EP1518270A1 (de) | 2005-03-30 |
| KR20050010934A (ko) | 2005-01-28 |
| US7384822B2 (en) | 2008-06-10 |
| EP1518270B1 (de) | 2008-11-26 |
| TWI240386B (en) | 2005-09-21 |
| WO2003107417A1 (de) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0977251B1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0817957A (ja) | 半導体素子およびその形成方法 | |
| JPS62244139A (ja) | 樹脂封止型ピングリツドアレイ及びその製造方法 | |
| JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| US6743706B2 (en) | Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body | |
| KR100691057B1 (ko) | 반도체 부품용 패키지 및 그 제조 방법 | |
| JPH0294653A (ja) | 樹脂封止型半導体装置 | |
| JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
| US20080290513A1 (en) | Semiconductor package having molded balls and method of manufacturing the same | |
| JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
| EP0711104B1 (en) | Semiconductor device and method for making same | |
| US7022554B2 (en) | Method for fabricating circuit module | |
| US20080083994A1 (en) | Method for producing a semiconductor component and substrate for carrying out the method | |
| JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JP2002359324A (ja) | 半導体装置及びその製造方法 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH09199639A (ja) | 半導体装置およびその成形方法 | |
| KR100401148B1 (ko) | 반도체 패키지 제조용 부재 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JP3985388B2 (ja) | 半導体チップの実装方法 | |
| KR100306230B1 (ko) | 반도체 패키지 구조 | |
| KR100370479B1 (ko) | 반도체 패키지의 리드 프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130215 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140213 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150220 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |