JPS62150483A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、画像処理技術さらには主走査線と副走査線
とによって表される二次元のデジタル画像データを微分
処理する画像処理装置に適用して特に有効な技術に関す
るもので例えばビデオカメラによって撮像された画像の
輪郭抽出に利用して有効な技術に関するものである。

［背景技術］ 近年、マイクロ・コンビーータなどの情報処理装置の進
歩により、例えばビデオカメラによって撮像された画像
をデジタル的に処理する、いわゆる画像プロセ、す（画
像処理装置）と呼ばれるものが一部で実用化されている
。

ここで、通常の画像１０セツサでは、先ず、デジタル化
された画像データから画像の輪郭を抽出し、この抽出さ
れた輪郭に基づいてパターン認識などの処理を行う。こ
の種の画像プロセッサは、例えばデジタライザーと呼ば
れる図形入力装置あるいは産業用ロポ、トの視覚センサ
ーとして部分的に実用化されている。

ところで、例えば輪郭抽出などの画像処理は、マイクロ
・プロセッサによるコンピュータシステムに特定の処理
プログラムを走らせることによって行われる。この場合
、例えばテレビの画像信号を画素ごとに実時間で処理す
るためには、その画像処理に使用されるコンピュータシ
ステムには、できるだけ処理速度の速いものが要求され
る。そこで、最近では、例えば、日経マグロウヒル社刊
行［日経エレクトロニクス　１９８４年４月９日号嵐３
４０Ｊ１８１〜２１８頁（論文：画像処理分野をねらっ
たチータフロー型プロセッサＬＳＩ）に記載されている
ように、制速処理に適した非ノイマン的なチータフロー
型プロセッサの使用も検討されるようになってきた。

しかしながら、いずれの画像フロセッサも、コンピュー
タあるいはコンビエータに準じた機能をもつ汎用的な情
報処理システムをペースとして、これに画像処理のため
のプログラムを走らせることによって画像処理を行うも
のであるため、その構成はどうしても複雑かつ大掛かり
になってしまう、という問題点があった。

また、一般に、プログラムすなわちソフトウェアに依存
する情報処理は、単純な命令を非常に多く繰シ返し実行
することによって目的とする処理機能を実現するために
、個々の命令実行速度は非常に速くても、全体的な処理
速度はどうしても遅くならざるを得ない。このため、画
像処理プログラムを実行する情報処理システムには、特
に高速なものが必要とされ、このことが画像７′ロセノ
サの構成をさらに大掛かり化させ、かつ高コスト化させ
ていた。

以上のような問題点が本発明者らによって明らかとされ
た。

〔発明の目的〕

この発明の目的は、コンピュータあるりはコンビエータ
に準じた機能をもつ汎用的な情報処理“システムに頼ら
すに１また概して処理速度の遅いプログラムすなわちソ
フトウェアに依存せずＫ、非常に簡単かつ小規模なハー
ド構成でもって、例えば輪郭抽出などのための画像処理
を実時間で迅速かつ適切に行えるようにした画像処理技
術を提供するととＫある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。

すなわち、例えばテレビのラスタースキャン方式によっ
て表される二次元のデジタル画像データを、１水平走査
期間だけ遅延させる第１の遅延回路と、１ドツト期間だ
け遅延させる第２の遅延回路を設けるとともに、第１の
遅延回路によって遅延された遅延画像データの値と非遅
延入力デジタル画像データの値との差をとる第１の減算
回路と、第２の遅延回路によって遅延された遅延画像デ
ータの値と非遅延入力デジタル画像データの値との差を
とる第２の減算回路を設けて、各減算回路の出力和を取
り出す構成により、コンピュータあるいはコンピュータ
に準じた機能をもつ汎用的な情報処理システムに頼らず
に、また概して処理速度の遅いプログラムすなわちソフ
トウェアに依存せずに、非常に簡単かつ小規模なハード
構成でもって、例えば輪郭抽出などのための画像処理を
実時間で迅速かつ適切に行えるようにする、という目的
を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第１図はこの発明が適用された画像処理装置の一実施例
を示す。

同図に示す画像処理装置１０は、テレビのラスタースキ
ャン方式によって表される二次元の画像信号を輪郭抽出
などのために微分処理するものであって、Ａ−Ｄ変換器
１、第１の遅延回路２、第２の遅延回路３、第１の減算
回路４ａ、第２の減算回路４ｂ、および加算回路５など
によって構成される。この場合、Ａ−Ｄ変換器１以後の
各回路２　＋　３＋　４ａｌ　４　ｂ　＊　ｓはいずれ
も論理回路によって構成されていて、デジタルのデータ
を堆シ扱う。また、各部の動作は、共通に与えられるク
ロックφによって互いに同期関係を保ちながら行われる
ようになっている。

ここで、Ａ−Ｄ変換器１は、例えばビデオカメラによっ
て撮像されたラスタースキャン方式のアナログ複合画像
信号（コンポジット・ビデオ信号）Ａｉｎをデジタルの
画像データに変換する。

第１の遅延回路２は、例えば多段シフトレジスタなどに
よって構成され、Ａ−Ｄ変換器ｌから入力されるデシタ
ル画像データＶＤｏを１刷走査期間すなわち１水平走査
期間だけ遅延させる。

第２の遅延回路３は、例えばＤ−７リツプフロツグを１
段用いて構成され、上記入力デシタル画像データＶＤｏ
を１画素伝送期間すなわち１ドツト分の期間だけ遅延さ
せる。

第１の減算回路４ａは、例えば排他的論理和ケートなど
を用いて構成され、第１の遅延回路２によって遅延され
た遅延画像データＶＤＩＯ値と非遅延入力デジタル画像
データＶＤｏの値との絶対差（ＩＶＤＩ−ＶＤｏｌ　）
を論理演算する。

第２の減算回路４ｂは、第１の減算回路４ａと同様に例
えば排他的論理和ゲートなどを用いて構成される。この
第２の減算回路４ｂでは、第２の遅延回路３によって遅
延された遅延画像データＶＤ２の値と非運延入カデジタ
ル画像データＶＤ。

の値との絶対差（ｌ　ＶＤ２−ＶＤｏ　ｌ　）を演算す
る。

加算回路５は１例えば論理和などの基本的論理ゲートに
よって構成され、第１の減算回路４ａの出力（１ＶＤＩ
−ＶＤｏ　Ｉ）と第２の減算回路４ｂの出力（ＩＶＤ２
−ＶＤｏｌ　）との和（ＩＶＤＩ−ＶＤｏｌ＋！ＶＤ２
−ＶＤｏｌ　）を出力する。そして、この加算回路５の
出力が微分処理されたデジタルの画像データＤｏｕ　ｔ
として取シ出されるようになっている。

第２図は、第１図に示した画像処理装置１０の動作を説
明するだめの図である。

同図においてｓ　Ｈｎ　　３　ｒ　Ｈｎ　　２　ＨＨｎ
　　１　ｒＨｎは副走査線である水平走査線の位置を示
す。

また、矢印Ｖは主走査線である垂直走査線の方向を示す
。そして、ｄｉ、ｄ２．ｄ３はそれぞれ、画像の最小構
成単位である画素いわゆるドソ）を示す。

ここで、垂直方向に隣り合う２つのドツトｄ１とｄ３は
１水平走査期間に相当する時間差ｔ１を置いて入力され
る。従って、その１水平走査期間を上記第１の遅延回路
２の遅延時間とすれば、上記第１の減算回路４ａからは
、ドツトｄ１とｄ３の各輝度レベルの差すなわち輝度レ
ベルの変化分に対応する値をもつ出力（ＩＶＤＩ−ＶＤ
ｏ　ｌ　）が得られる。これにより、第１の減算回路４
ａからは、画像を垂直方向に微分処理ｌまたのと等価な
データが出力される。

また、水平方向に隣り合う２つのドツトｄ２とｄ３は１
ドツトの画素情報が伝送される期間すなわち１クロック
分の時間差ｔ２を置いて入力される。従って、その１ド
ツト期間を上記第２の遅延回路３の遅延時間とすれば、
上記第２の減算回路４ｂからは、ドツトｄ２とｄ３の各
輝度レベルの差すなわち輝度レベルの変化分に対応する
値をもつ出力（ｌ　ＶＤ２−ＶＤｏ　１　）が得られる
。これにより、第２の減算回路４ｂからは、画像を水平
方向に微分処理したのと等価なデータが出力される。

従って、上記加算回路５からは、二次元のデシタル画像
データＶＤｏを、垂直および水平の方向からそれぞれに
微分処理してなる画像データＤｏｕｔが出力されるよう
になる。

以上のようにして、コンピュータあるいはコンピータに
準じた機能をもつ汎用的な情報処理システムに頼らずに
、また概して処理速度の遅いプログラムすなわちソフト
ウェアに依存せずに、非常に簡単かつ小規模なハード構
成だけでもって、二次元の画像データを実時間で迅速か
つ適切に微分処理することができるようになっている。

第３図は、この発明による画像処理装置を、例えば産業
用ロホノトにおけるパターン認識に利用するだめの輪郭
抽出装置として構成１−だ実施例を示す。

同図に示す画像処理装置１０では、第１図に示しまた画
像処理装置の構成に加えて、各減算回路４ａ、４ｂの出
力データ値をそれぞれ設定値ＶＤｓと比較処理する第１
．第２の２つのデジタル比較回路５ａ　、５ｂが設けら
れ、この２つのデジタル比較回路５ａ　、５ｂのそれぞ
れの出力が加算回路５を経て出力されるように構成され
ている。

この場合、各デジタル比較回路５ａ　、５ｂはそれぞれ
、その比較結果を”１”あるいは”０”の１ビ、トデー
タの形で出力する。加算回路５は単純な２人力論理和ゲ
ートだけで構成され、各デジタル比較回路５ａ　、５ｂ
からの各出力の論理和を出力する。

上記設定値ＶＤｓは比較基準値設定回路７によって任意
に設定される。この比較基準値設定回路７は、上記設定
値Ｖｌ）ｓをＲＯＭ（読出専用記憶装置）によって固定
的に設定してもよく、あるいはティップスイッチなどに
よって可変設定されるようにしてもよい。

以上のような構成により、例えば第４図（ａＪに示すよ
うな画像を輪郭抽出して、同図（ｂ）に示すような線画
像を作成することができる。

〔効果〕

（１）　　例えばテレビのラスタースキャン方式によっ
て表される二次元のデジタル画像データを、１水平走査
期間だけ遅延させる第１の遅延回路と、１ドツト期間だ
け遅延させる第２の遅延回路とを設けるとともに、第１
の遅延回路によって遅延された遅延画像データの値と非
遅延入力デジタル画像データの値との差をとる第１の減
算回路と、第２の遅延回路によって遅延された遅延画像
データの値と非遅延入力デジタル画像データの値との差
をとる第２の減算回路とを設けて、各減算回路の出力和
を取り出す構成により、コンピータあるいはコンピュー
タに準じた機能をもつ汎用的な情報処理システムに頼ら
ずに、また概して処理速度の遅いフログラムすなわちソ
フトウェアに依存せずに、非常に簡単かつ小規模なハー
ド構成でもって、例えば輪郭抽出などのための画像処理
が迅速かつ適切に行えるようになる、という効果が得ら
れる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記Ａ−Ｄ変
換器１は、アナログの画像信号をそのレベルによって１
″と”Ｏ”の２つの値に撮り分けるだけの構成、すなわ
ち１ビットＡ−Ｄ変換器であってもよい。この場合、第
３図の比較回路５ａ　、５ｂなどは不要となり、壕だ他
の回路４ａ　、４ｂなども基本的な論理ケートを１ない
し数個もちいるたけて非常に簡単に構成されるようにな
る。

〔利用分野〕

以上、本発明者によってなされた発明をその背景となっ
た利用分野であるブレビ方式の画像処理技術に適用した
場合についてＢ５？、明したが、それに限定されるもの
ではなく、例えばファクシミリなどの画像読取装置から
入力される画像データの処理技術などにも適用できる。

【図面の簡単な説明】

第１図はこの発明による画像処理装置の一実施例を示す
ブロック図、 第２図はこの発明による画像処理装置の動作を説明する
ための図、 第３図はこの発明の別の実施例を示すブロック図、 第４図Ｃａ１（ｂ）はこの発明による技術による画像処
理例を示す図である。 １・・・Ａ−Ｄ変換器、２・・・第１の遅延回路、３・
・・第２の遅延回路、　　４ａ・・・第１の減算回路、
４ｂ・・・第２の減算回路、訃・・加算回路、Ａｉｎ’
・・・入力画像信号、　Ｄｏｕｔ・・・出力画像データ
。 代理人　弁理士　　小　川　勝　男 第　　２　　図 Ｈパ　−　　　　　　　　、　　　　　　−−−４第　
　４　　図 （昆） （ｂ＞

Claims (1)

1. 【特許請求の範囲】 １、主走査線と副走査線とによって表される二次元のデ
   ジタル画像データを微分処理する画像処理装置であって
   、入力デジタル画像データを１副走査期間だけ遅延させ
   る第１の遅延回路と、入力デジタル画像データを１画素
   伝送期間だけ遅延させる第２の遅延回路と、第１の遅延
   回路によって遅延された遅延画像データの値と非遅延入
   力デジタル画像データの値との差をとる第１の減算回路
   と、第２の遅延回路によって遅延された遅延画像データ
   の値と非遅延入力デジタル画像データの値との差を演算
   する第２の減算回路と、第１の減算回路の出力と第２の
   減算回路の出力との和をとる加算回路とを備え、この加
   算回路の出力から微分処理されたデジタルの画像データ
   を得ることを特徴とする画像処理装置。 ２、各減算回路の出力データ値をそれぞれ設定値と比較
   処理する第１、第２の２つのデジタル比較回路が設けら
   れ、この２つのデジタル比較回路の出力が加算回路を経
   て出力されるようにしたことを特徴とする特許請求の範
   囲第１項記載の画像処理装置。