JPS62147732A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS62147732A
JPS62147732A JP28774885A JP28774885A JPS62147732A JP S62147732 A JPS62147732 A JP S62147732A JP 28774885 A JP28774885 A JP 28774885A JP 28774885 A JP28774885 A JP 28774885A JP S62147732 A JPS62147732 A JP S62147732A
Authority
JP
Japan
Prior art keywords
etching
substrate
damage
film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28774885A
Other languages
English (en)
Inventor
Yasuhiro Mochizuki
康弘 望月
Naohiro Monma
直弘 門馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28774885A priority Critical patent/JPS62147732A/ja
Publication of JPS62147732A publication Critical patent/JPS62147732A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半4本集債回路や薄膜デバイス等の製造プロ
セスに使用するドライエツチングに係り、特に、高精度
でダメージのない微細加工に好適な方法に関する。
〔発明の背景〕
半導体果噴回路や4膜デバイスは高集積化が進み、その
ため高精度の微細加工が要求されている。
現在、微細加工法の主流は、パターン精度を向上させる
ため気相からの異方1生エツチングが用いられ、特に反
応性イオンエツチング法が広く用いられている。この方
法は、反応容器内に所定の圧力の反応ガスを流入し、電
極間に高周波電力を印加してガスを放電させ、発生する
プラズマ中の加速されたイオンが基板表面層をaSして
エツチングするものである。加速されたイオンにより基
板表面層のエツチングはiスフに沿って垂直に進む異方
性エツチングにより、高梢龍のパターンが作成できる特
徴を有する。しかし、イオン衝撃により基板にダメージ
を与えること、及び被エツチング材料に対する選択性が
小さいため、基板に面の薄膜加工においては、薄膜のみ
をエツチングして基板はエツチングしないようにするこ
とが困薙である(選択比が小さい)という欠点かめる。
デバイスの高果債化に伴ない、基板中の接合や膜厚が小
さくなり、ダメージの発生防止や選択比の向上が重大な
課題となってきている。
一方、ダメージを受けないエツチング法として光化学反
応を用いる方法かめる(待開昭55−113329号特
開昭58−19479号)。反応ガスに所定のエネルギ
ー(波長の)紫外線を照射して、反応ガス分子をイオン
化させずラジカルのみ全発生させ基板表面層と反応させ
エツチングするものである。これはダメージフリーの外
にラジカルの反応であるため選択比が太さいという特徴
がある。しかし反応は等方的に進むため、微細パターン
を高精度に作成することは困難である欠点を有する。紫
外線をマスクを通したり、細いビームとして照射してパ
ターン種度を向上させる方法(特開昭59−67634
号)も提案されているが、反応ガス及びラジカルの自由
運動により光照射領域の周辺部もエツチングが進み、ガ
スの平均自由工程に相当するサイドエツチングが起こり
微細パターンの高精度化には適していない。
プラズマと光励起反応を併用する方法(特開昭s 9−
129425号、特開昭59−165422号)も提案
されている。これらは両者の中間的なエツチングが達成
され、それぞれのメリットが生かされるまでには到って
いない。
また、従来から広く用いられているウェットエツチング
法はダメージフリー及び選択比の観点では優れているが
、溶液の表面張力と高粘性により微7紙ハヌーン内部を
均一性よくエツチングすることは困/jである。
〔発明の目的〕
本発明の目的は、放置励起によるプラズマエツチングと
光化学反応励起だよるエツチングを併用することにより
、■微細パターンを高精度、■高1択比、■基板に対す
るダメージフリーを達成するドライエツチング法を提供
するにちる。
〔尾切の概要〕
本発明は、基板上のU膜のエツチングに際して、厚み方
向の大部分は放這励起のプラズマエツチング特に反応性
イオンエツチングを実施し、その後薄膜の厚み方向の残
在を光励起ドライエツチングにより実施することにろる
。。
〔発明の実施例〕
以下、本発明の実施列を図面を用いて詳■に説明する。
実施例1、多結晶/リコンゲー) M OS構造の製造
工程における多結晶シリコンのドライエツチングを第1
図によシ説明する。
M1図(a)はシリコン基板11上に厚さ28n11の
シリコン酸化膜12(ゲート酸化膜)と厚さ200 n
mのリン拡散した多結晶シリコン膜13が積層された状
態を示す。
第1図(b)は通常のホ) IJングラフィにより幅1
.3μmのホトレジストパターン14を形成した状態を
示す。
第1図(C)及び(di−tプラズマエツチング特に反
応性イオンエツチング及び光励起気相反応エツチングに
より多結晶シリコン膜13をそれぞれ約180 nmエ
ツチングした状態及び残在淳さ全部をエツチングした状
態を示す。
第2図は本発明のドライエツチング装置の模式反応性イ
オンエツチングは反応容器20内の陰極21上にフリコ
ンウエハ23を設置し、反応ガスとしてC,CIF、 
 20 ml/m を供給し、排気装置により圧力を0
.2 ’l’o r rとした。高周波1源24から周
波数13.56 MHも出力200Wをマツチングボッ
クス25を介して供給し、陰極21と陽極220間にプ
ラズマを発生させた。95秒のエツチングにより厚さ約
180 nmの多結晶シリコンがエツチングされる。反
応性イオンエツチングでは異方性エツチングによりパタ
ーン寸法はホトレジストパターンに比べて±0.05μ
m以内で通常の走査型電子顕微鏡観察では測定誤差以下
であり高!M度のエツチングができる。続いて光励起気
相化学反応エツチングを実施した。反応容器20内にc
l、40m1/mj+供給し、圧力を20’porrと
した。水銀−キセノンランプ26から波)44o。
nm以下の紫外線を透明石英製の窓27を辿し、陽極2
2を左右に分割移動させてSiウェハ23表面に照射し
た。CI、は約330 nm附近の紫外線を吸収し励起
してClラジカルを生成し、多結晶シリコンをエツチン
グすることができる。一方下地のシリコン酸化gHc1
ラジカルでは全くエツチングされず、良好な選択比が得
られる。ラジカル反応は等方性で必るが、エツチングす
る厚みが薄いためサイドエツチング量は少なくて済み、
ホトレジストパターンに比べて±0.05μmの高精度
が維持できた。エツチング区のシリコン(化膜の絶縁破
壊強度は8MV/mが得られ、エツチングによる劣化は
全く見られない。尚、反応性イオンエツチングのみで多
結晶/リコン膜をエツチングした場合のシリコン酸化膜
の絶滅破壊強度は、85 %(D f 7プルが2−8
MV/m+OMV/mと種々のモードの劣化を生じてい
る。
実施例2、アルミニウム配、腺層のドライエツチングを
第3図により説明する。
第3図(a)は多結晶シリコン膜やシリコン酸化膜パタ
ーン32が頃層されたシリコン基板31上にアルミニウ
ム合金膜33を堆積した状態を示す。アルミニウム合金
膜33はスパッタ法によりAl−2%Biを500 n
mの厚さに形成した。
第3図(b)はホトレジストパターン34を形成した状
態を示す。ホトリソグラフィは基板狭面の凹凸を緩和し
パターン精度を向上させるため三層レジスト法を用い、
パターン幅は最小1.5μmである。
第3図(C)及び第3図(d)は順次反応性イオンエツ
チング及び光励起気相反応エツチングした状態を示す。
エツチングは第2図に示した装置を用いた。
反応応性イオンエツチングは反応ガスとしてCCCCl
41Q/m、)le5ml/ m1ttを供給し、圧力
5Pa(0,04TOrr)で13.56MHzの高周
波重力200Wを印加しプラズマ放電し、エツチングし
た。約450 nmをエツチングした後、放電を停止さ
せ、引続いて光励起気相反応エツチングした。
反応容器内にHc135m17mm+、o! 1ml/
mmを供給し、圧力IQ Q’forrで水銀−キセノ
ンランプを照射した。これによシ残在するアルミニウム
ーシリコン合金膜が全てエツチング除去できた。
反応性イオンエラグのみでアルミニウム合金をエツチン
グすると、アルミニウムパターンの端面に除去困難な変
成物35が付着する。この変成物35はアルミニウムを
含むポリマと推定されるが、これを除去するためにアル
ミニウムパターンt−形成し、ホトレジスト除去後強い
溶液を用いると、アルミニウムパターンの表面及び側面
もエツチングされアルミニウムパターンが粗れるという
問題点がある。
光励起気相エツチングを併用すると変成物も同時にエツ
チングされ高精度のアルミニウムパターンが得られた。
〔発明の効果〕
本発明によれば、放電励起によるプラズマエツチングと
光励起による気相化学反応エツチングを組合せることに
より、■微細パターンを高n度、■高選択比、■基板に
対するダメージフリーに効果がある。またアルミニウム
エツチング時においてエツチング端面の変成膜の悪影響
も防止できる効果もみられた。
【図面の簡単な説明】
第1図及び第3図は本発明の一実施例による半導体基板
の断面模式図、第2図は本発明によるエツチング装置の
要部の模式図である。 11.31・・・シリコン基板、12.32・・・クリ
コン酸化膜、13・・・多結晶シリコン膜、33・・・
アルミニウム合金膜、24・・・高周波電源、26・・
・紫外”””   [31A [!−t−7J、Jll
/l!! ”5:]・第2[

Claims (1)

    【特許請求の範囲】
  1. 1、基板表面上の薄膜を所望のパターンに微細加工する
    に当つて、当初は放電励起により所定の厚みまでプラズ
    マエッチングし、その後光励起による気相化学反応で薄
    膜の厚み方向の全域にわたつてエッチングすることを特
    徴とするドライエッチング方法。
JP28774885A 1985-12-23 1985-12-23 ドライエツチング方法 Pending JPS62147732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28774885A JPS62147732A (ja) 1985-12-23 1985-12-23 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28774885A JPS62147732A (ja) 1985-12-23 1985-12-23 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS62147732A true JPS62147732A (ja) 1987-07-01

Family

ID=17721246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28774885A Pending JPS62147732A (ja) 1985-12-23 1985-12-23 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS62147732A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006568A1 (en) * 1998-12-02 2000-06-07 STMicroelectronics S.r.l. Enhancing protection of dielectrics from plasma induced damages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006568A1 (en) * 1998-12-02 2000-06-07 STMicroelectronics S.r.l. Enhancing protection of dielectrics from plasma induced damages
US6309972B1 (en) 1998-12-02 2001-10-30 Stmicroelectronics S.R.L. Method of enhancing protection of dielectrics from plasma induced damages and equipment

Similar Documents

Publication Publication Date Title
EP0714119B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
JP3286103B2 (ja) 露光用マスクの製造方法及び製造装置
US4741800A (en) Etching method for the manufacture of a semiconductor integrated circuit
JPH0529134B2 (ja)
US5332880A (en) Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field
JP3381407B2 (ja) プラズマモニタ装置およびプラズマモニタ方法
JPS62147732A (ja) ドライエツチング方法
JP3309620B2 (ja) ドライエッチングによる部品の製造方法
JPS59163829A (ja) パタ−ン形成方法
JPS5986222A (ja) ドライエツチング方法
JP2615070B2 (ja) エツチング方法
JPH07169743A (ja) 表面処理方法
JPS61203642A (ja) ドライエツチング方法
JPH05275325A (ja) 半導体装置の製造方法
JPH02976A (ja) 微細パターン形成方法
JP2966036B2 (ja) エッチングパターンの形成方法
JPH03155621A (ja) ドライエッチング方法
JPS6360532A (ja) ドライエツチング方法
JPS6043824A (ja) 半導体装置の製造方法
JPH01170024A (ja) ドライエッチング方法
JPH06177017A (ja) X線マスクの製造方法
JP2622188B2 (ja) 薄膜デバイスの微細加工方法
JPS6153335A (ja) プラスチツクのドライエツチング法
JPS6386434A (ja) レジストパタ−ン形成方法
JP2709188B2 (ja) 半導体デバイスの微細加工方法およびその装置