JPS62145220A - 表示装置用薄膜ダイオ−ド - Google Patents
表示装置用薄膜ダイオ−ドInfo
- Publication number
- JPS62145220A JPS62145220A JP60286987A JP28698785A JPS62145220A JP S62145220 A JPS62145220 A JP S62145220A JP 60286987 A JP60286987 A JP 60286987A JP 28698785 A JP28698785 A JP 28698785A JP S62145220 A JPS62145220 A JP S62145220A
- Authority
- JP
- Japan
- Prior art keywords
- type
- electrode
- diode
- semiconductor layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表示装置用薄膜ダイオードに関するものである
。
。
液晶、ＥＬ、ＥＣ，ＦＤＰ、蛍光表示等の各種の表示装
置はいずれも実用化段階に達し、現在の目標は高密度の
マトリクス型表示にあるといえる。
置はいずれも実用化段階に達し、現在の目標は高密度の
マトリクス型表示にあるといえる。
マｌ−ＩＪクス駆動に問題のある表示方式には能動付加
素子を用いた所謂「アクティブ・マトリクス」法が有効
である。
素子を用いた所謂「アクティブ・マトリクス」法が有効
である。
表示装置、特に液晶表示装置に、ＭＩＭ、ダイオードな
どの薄膜非線形抵抗素子を用いる事により、高密度、高
画質表示が可能であり、薄膜非線形抵抗素子（ダイオー
ド）が、表示装置用能動付加素子として勝れていること
は周知である。半導体層を利用した薄膜ダイオードは、
第４図に示すような構造をしている。第４図に於て４１
は基板、４２は第１電極、４３は半導体層、４４は層間
絶縁層、４５は第２電極である。半導体層４６は、大面
積に、低温で均一な特性が得られるため、アモルファス
シリコン（ａ −Ｓ ｉ ） カ利用されていた。一般
に表示素子として用いるダイオードの特性は第５図に示
す様な特性が必要で、表示書込み（選択時の）電圧、電
流■ｏｎ（Ｖｔｈｌ ）、Ｉ ｏｎ、非書込み（保持時
の）電圧、電流■ｏｒｆ（Ｖ ｔｈ２ ）、■ｏｆｆの
値が重要である。半導層にアモルファスシリコンを利用
した薄膜ダイオードを液晶表示装置に利用し、高密度、
高品質表示が可能な事は、Ｓ、Ｔｏｇａｓｈｉ等による
論文（参照文献１：Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ ＳＩＤ、Ｖｏｌ。
どの薄膜非線形抵抗素子を用いる事により、高密度、高
画質表示が可能であり、薄膜非線形抵抗素子（ダイオー
ド）が、表示装置用能動付加素子として勝れていること
は周知である。半導体層を利用した薄膜ダイオードは、
第４図に示すような構造をしている。第４図に於て４１
は基板、４２は第１電極、４３は半導体層、４４は層間
絶縁層、４５は第２電極である。半導体層４６は、大面
積に、低温で均一な特性が得られるため、アモルファス
シリコン（ａ −Ｓ ｉ ） カ利用されていた。一般
に表示素子として用いるダイオードの特性は第５図に示
す様な特性が必要で、表示書込み（選択時の）電圧、電
流■ｏｎ（Ｖｔｈｌ ）、Ｉ ｏｎ、非書込み（保持時
の）電圧、電流■ｏｒｆ（Ｖ ｔｈ２ ）、■ｏｆｆの
値が重要である。半導層にアモルファスシリコンを利用
した薄膜ダイオードを液晶表示装置に利用し、高密度、
高品質表示が可能な事は、Ｓ、Ｔｏｇａｓｈｉ等による
論文（参照文献１：Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ
ｔｈｅ ＳＩＤ、Ｖｏｌ。
２６／１．１９８５、Ｐ９〜１５）で公知である。
しかしながら、半導体層にアモルファスシリコンを利用
したダイオード素子では、■０ｆｆ（■ｔｈ２）が０．
３〜０．６Ｖ程度であり、ダイオードを２個利用した第
６図に示すダイオードリング構造では、コントラスト比
が、４個を利用した場合に比べて悪く、又、液晶の放電
時間（τＬＣ＝ ＣＬＣＸ ＲＬ、Ｃ）を太きくしな（
てはならない。ダイオードが２個のダイオードリングで
は、τＬＣは１００ｍ５ｅｃ程度必要になり、この値は
液晶の比抵抗に換算すると約１０１１Ω・ｃｍに対応し
、液晶材料の選択或は、パネル化工程に対する要求が厳
しくなり、コストの上昇をまね（欠点がある。ダイオー
ドが４個の場合は、■：平面に４個配置したもの、■＝
２段構造のダイオードを２個リング接続したものの２種
が考えられるが、■は、素子が２倍のため、歩留りの低
下、開口率の低下、コストの上昇があり、■は、素子構
造が複雑なため歩留りの低下、プロセスが長（なるため
、コストの上昇がある。
したダイオード素子では、■０ｆｆ（■ｔｈ２）が０．
３〜０．６Ｖ程度であり、ダイオードを２個利用した第
６図に示すダイオードリング構造では、コントラスト比
が、４個を利用した場合に比べて悪く、又、液晶の放電
時間（τＬＣ＝ ＣＬＣＸ ＲＬ、Ｃ）を太きくしな（
てはならない。ダイオードが２個のダイオードリングで
は、τＬＣは１００ｍ５ｅｃ程度必要になり、この値は
液晶の比抵抗に換算すると約１０１１Ω・ｃｍに対応し
、液晶材料の選択或は、パネル化工程に対する要求が厳
しくなり、コストの上昇をまね（欠点がある。ダイオー
ドが４個の場合は、■：平面に４個配置したもの、■＝
２段構造のダイオードを２個リング接続したものの２種
が考えられるが、■は、素子が２倍のため、歩留りの低
下、開口率の低下、コストの上昇があり、■は、素子構
造が複雑なため歩留りの低下、プロセスが長（なるため
、コストの上昇がある。
本発明の目的は薄膜ダイオードのＶｔｈ２を太き（し、
歩留りの低下及びコストの上昇を行なう事な（、良好な
薄膜ダイオードを提供するものである。
歩留りの低下及びコストの上昇を行なう事な（、良好な
薄膜ダイオードを提供するものである。
本発明は前記問題点を解決するためＰＩＮ接合を有する
半導体層を、Ｐ型及びＮ型或ば、Ｐ型、■型及びＮ型半
導体膜に炭素（Ｃ）を１〜２０％含ムアモルファスシリ
コンカーバイト（ａ−８ｉ ： Ｃ）にする構造にした
。
半導体層を、Ｐ型及びＮ型或ば、Ｐ型、■型及びＮ型半
導体膜に炭素（Ｃ）を１〜２０％含ムアモルファスシリ
コンカーバイト（ａ−８ｉ ： Ｃ）にする構造にした
。
第１図は本発明の一実施例を示すダイオードの構造を示
す断面図である。第１図に於て、１は基板、２は第１電
極（ＩＴＯ：酸化インジウム錫膜）、６は半導体層へ光
の入射を防止する光シールド層（Ｃｒ）、４はＰ型ａ−
８ｉ：Ｃ，５はＩ型ａ −３ｉ、６はＮ型ａ−３ｉ：Ｃ
１７は半導体層のエラグの際のマスク及び、半導体層の
エツチング、層間絶縁膜の形成及びエツチングの際に半
導体層を保護し、第２電極との良好なコンタクトを得る
ためのバッファ一層（Ｃｒ ）、８は層間絶縁膜、９は
第２電極（シリコン入Ａ／）、１０は表示電極部、１１
はアクティブ部であるＰ型及びＮ型半導体膜４及び６が
、炭素を１〜２０％含むアモルファスシリコンカーバイ
ドである。第１図のダイオードは、ｖｔｈ２は大きくな
るが、Ｉ型半導体層にａ−８ｉを用いているため、光の
入射によりダイオードのリーク電流（ＩＬ＝Ｉｏｆｆ）
が増加してしまい表示装置のコントラストを悪（するこ
とを避けるため、第１電極２（ＩＴＯ）側に光シールド
層６を設け、ＩＬを十分低くした。
す断面図である。第１図に於て、１は基板、２は第１電
極（ＩＴＯ：酸化インジウム錫膜）、６は半導体層へ光
の入射を防止する光シールド層（Ｃｒ）、４はＰ型ａ−
８ｉ：Ｃ，５はＩ型ａ −３ｉ、６はＮ型ａ−３ｉ：Ｃ
１７は半導体層のエラグの際のマスク及び、半導体層の
エツチング、層間絶縁膜の形成及びエツチングの際に半
導体層を保護し、第２電極との良好なコンタクトを得る
ためのバッファ一層（Ｃｒ ）、８は層間絶縁膜、９は
第２電極（シリコン入Ａ／）、１０は表示電極部、１１
はアクティブ部であるＰ型及びＮ型半導体膜４及び６が
、炭素を１〜２０％含むアモルファスシリコンカーバイ
ドである。第１図のダイオードは、ｖｔｈ２は大きくな
るが、Ｉ型半導体層にａ−８ｉを用いているため、光の
入射によりダイオードのリーク電流（ＩＬ＝Ｉｏｆｆ）
が増加してしまい表示装置のコントラストを悪（するこ
とを避けるため、第１電極２（ＩＴＯ）側に光シールド
層６を設け、ＩＬを十分低くした。
第２図は本発明の薄膜ダイオードの他の構造を示す断面
図である。第２図に於て、２１は基板、２２は第１電極
（ＩＴＯ）、２６はＰ型ａ−３ｉ：Ｃ１２４はＩ型ａ−
８ｉ：Ｃ１２５はＮ型ａ−８ｉ：Ｃ。
図である。第２図に於て、２１は基板、２２は第１電極
（ＩＴＯ）、２６はＰ型ａ−３ｉ：Ｃ１２４はＩ型ａ−
８ｉ：Ｃ１２５はＮ型ａ−８ｉ：Ｃ。
２６は層間絶縁膜、２７は第２電極（ＩＴＯ）、２８は
表示電極部、２９はアクティブ部であるＰ型、Ｉ型及び
Ｎ型半導体２６．２４及び２５が、炭素を１〜２０％含
むアモルファスシリコンカーバイドである。第２図のダ
イオードは、ＰＩＮ接合を全てａ−８ｉ：Ｃとしたため
、Ｉ型半導体層における可視光の光吸収電流が十分小さ
くなるため、半導体層の上下方向を透明電極にできる。
表示電極部、２９はアクティブ部であるＰ型、Ｉ型及び
Ｎ型半導体２６．２４及び２５が、炭素を１〜２０％含
むアモルファスシリコンカーバイドである。第２図のダ
イオードは、ＰＩＮ接合を全てａ−８ｉ：Ｃとしたため
、Ｉ型半導体層における可視光の光吸収電流が十分小さ
くなるため、半導体層の上下方向を透明電極にできる。
又、基板２１、第１電極２２、半導体層２６．２４．２
５、層間絶縁膜２６、第２電極２７が可視光に於て十分
な透過率を示すため、明るい表示を得る事ができる。
５、層間絶縁膜２６、第２電極２７が可視光に於て十分
な透過率を示すため、明るい表示を得る事ができる。
第３図は本発明の薄膜ダイオードの他の構造を示す断面
図である。第３図に於て、３１は基板、６２は第１電極
（Ｉ Ｔ Ｏ）、６６はＰ型ａ−８ｉ、６４はＰ型ａ−
８ｉ：Ｃ，３５は■型ａ−８ｉ：Ｃ１６６はＮ型ａ−８
ｉ：Ｃ１６７は層間絶縁膜、６８は第２電極（シリコン
入Ａｌ）、６９は表示電極部、４０はアクティブ部であ
る。第３図のダイオードは、■ｔｈ２を大きくするため
１〜２０％のＣを含むａ−ｓｉ：ｃをＰ型半導体層６４
を利用し、Ｐ型ａ−３ｉ：Ｃ３４と第１電極（ＩＴＯ）
とのコンタクト抵抗のバラツキを小さくし、表示バラツ
キをなくすためＫＰＰ型−８ｉ：Ｃ６４と第１電極３２
０間にＰ型ａ −Ｓ ｉ ３３を形成したものである。
図である。第３図に於て、３１は基板、６２は第１電極
（Ｉ Ｔ Ｏ）、６６はＰ型ａ−８ｉ、６４はＰ型ａ−
８ｉ：Ｃ，３５は■型ａ−８ｉ：Ｃ１６６はＮ型ａ−８
ｉ：Ｃ１６７は層間絶縁膜、６８は第２電極（シリコン
入Ａｌ）、６９は表示電極部、４０はアクティブ部であ
る。第３図のダイオードは、■ｔｈ２を大きくするため
１〜２０％のＣを含むａ−ｓｉ：ｃをＰ型半導体層６４
を利用し、Ｐ型ａ−３ｉ：Ｃ３４と第１電極（ＩＴＯ）
とのコンタクト抵抗のバラツキを小さくし、表示バラツ
キをなくすためＫＰＰ型−８ｉ：Ｃ６４と第１電極３２
０間にＰ型ａ −Ｓ ｉ ３３を形成したものである。
Ｐ型ａ−８ｉ３３膜を形成する事で、炭素（Ｃ）が１％
〜２０％のａ−ｓｉ：ｃにおいて、コンタクト抵抗の増
加を起こす事なく、十分なｉ ｏｎが得られる。第１図
から第３図に示したダイオードは、第１電極、半導体層
、層間絶縁膜及び第２電極のバターニングと４回のバタ
ーニングが必要であり、特に層間絶縁膜のパターニング
の際のマスク合せ精度が重要であり、このパターニング
の精度は厳しく要求される。そこでさら；（歩留りの向
上を目指し、層間絶縁膜を省き、層間絶縁膜の代りに半
導体層により第１電極と第２電極の分離を行なった構造
にした（第７図）。
〜２０％のａ−ｓｉ：ｃにおいて、コンタクト抵抗の増
加を起こす事なく、十分なｉ ｏｎが得られる。第１図
から第３図に示したダイオードは、第１電極、半導体層
、層間絶縁膜及び第２電極のバターニングと４回のバタ
ーニングが必要であり、特に層間絶縁膜のパターニング
の際のマスク合せ精度が重要であり、このパターニング
の精度は厳しく要求される。そこでさら；（歩留りの向
上を目指し、層間絶縁膜を省き、層間絶縁膜の代りに半
導体層により第１電極と第２電極の分離を行なった構造
にした（第７図）。
第７図は本発明の層間絶縁膜のない場合の構造を示す断
面図である。第７図に於て、７１は基板、７２は第１電
極（ＩＴＯ）、７６はＰ型ａ−３ｉ：Ｃ１７４はＩ型ａ
−８ｉ：Ｃ１７５はＮ型ａ−３ｉ：Ｃ１７６は第２電極
（シリコン入Ａｌ）、７７は表示電極部、７８はアクテ
ィブ部であるＰ型、■型及びＮ型半導体７３．７４及び
７５が、炭素を１〜２０％含むアモルファスシリコンカ
ーバイドである。第１電極７２に接触する、Ｐ型ａ−８
ｉ：Ｃのシート抵抗を１０１０Ω以上にする事により、
十分小さなリーク電流（１，ｆｆ）にする事ができる。
面図である。第７図に於て、７１は基板、７２は第１電
極（ＩＴＯ）、７６はＰ型ａ−３ｉ：Ｃ１７４はＩ型ａ
−８ｉ：Ｃ１７５はＮ型ａ−３ｉ：Ｃ１７６は第２電極
（シリコン入Ａｌ）、７７は表示電極部、７８はアクテ
ィブ部であるＰ型、■型及びＮ型半導体７３．７４及び
７５が、炭素を１〜２０％含むアモルファスシリコンカ
ーバイドである。第１電極７２に接触する、Ｐ型ａ−８
ｉ：Ｃのシート抵抗を１０１０Ω以上にする事により、
十分小さなリーク電流（１，ｆｆ）にする事ができる。
又、第７図のダイオードへａ−３ｉ：（：を利用する事
は、アクティブ部７８以外に出ている半導体層があり、
この部分に光シールド層を形成する事は難しいため、光
吸収電流の少ない半導体層が必要である。半導体層へａ
−ｓｉ：ｃのＰＩＮ接合を利用する事により、強力な光
の照射下においても十分小さなリーク電流（ＩＬ）の特
性が得られるが、さらに可視光のａ−５ｉ：Ｃへの光シ
ールド及び、Ｐ型ａ−８ｉ：Ｃ７３と第１電極７２のコ
ンタクト抵抗の安定のために、Ｐ型ａ−３ｉ：Ｃ７６と
第１電極７２の間へ、シート抵抗１ｏ１０Ω以・上のＰ
型ａ−８ｉを形成しても、十分良好で光に対してリーク
電流の少ない特性のダイオードになる。
は、アクティブ部７８以外に出ている半導体層があり、
この部分に光シールド層を形成する事は難しいため、光
吸収電流の少ない半導体層が必要である。半導体層へａ
−ｓｉ：ｃのＰＩＮ接合を利用する事により、強力な光
の照射下においても十分小さなリーク電流（ＩＬ）の特
性が得られるが、さらに可視光のａ−５ｉ：Ｃへの光シ
ールド及び、Ｐ型ａ−８ｉ：Ｃ７３と第１電極７２のコ
ンタクト抵抗の安定のために、Ｐ型ａ−３ｉ：Ｃ７６と
第１電極７２の間へ、シート抵抗１ｏ１０Ω以・上のＰ
型ａ−８ｉを形成しても、十分良好で光に対してリーク
電流の少ない特性のダイオードになる。
第８図は、ａ−８ｉ：Ｃ中の炭素（Ｃ）の量と、液晶マ
トリクスディスプレイの性能比較によ（用いられる駆動
電圧比Ｍ（二Ｖ ｏｎ ／ Ｖｏｆｆ ）、及び、単純
マトリクスの分割数に相等する同等分割数（Ｎ）を示す
グラフである。炭素（Ｃ）を微量（１％）含むａ−８ｉ
：Ｃにおいても、駆動電圧比を増加でき、見映えの向上
ができる。さらに炭素量を増加するに従い１．駆動電圧
比は上昇し、見映えは良好になる傾向にある。
トリクスディスプレイの性能比較によ（用いられる駆動
電圧比Ｍ（二Ｖ ｏｎ ／ Ｖｏｆｆ ）、及び、単純
マトリクスの分割数に相等する同等分割数（Ｎ）を示す
グラフである。炭素（Ｃ）を微量（１％）含むａ−８ｉ
：Ｃにおいても、駆動電圧比を増加でき、見映えの向上
ができる。さらに炭素量を増加するに従い１．駆動電圧
比は上昇し、見映えは良好になる傾向にある。
第９図は、ａ−８ｉｘＣ中の炭素量と、ａ−３ｉ：Ｃの
膜厚の５％バラツキに対するＶｔｈ２のバラツキを示す
グラフである。Ｖｔｈ２■は膜厚の厚い場合の■ｔｈ２
、Ｖｔｈ２■は膜厚の薄（・場合のＶｔｈ２を示す。
膜厚の５％バラツキに対するＶｔｈ２のバラツキを示す
グラフである。Ｖｔｈ２■は膜厚の厚い場合の■ｔｈ２
、Ｖｔｈ２■は膜厚の薄（・場合のＶｔｈ２を示す。
ａ−３ｉ：Ｃ中の炭素１（ｘ）が０％から２０％までは
、Ｖｔｈ２のバラツキ（Ｒ）は、低（おさえられるが、
２０％を越えるとバラツキが大きく、表示装置に利用し
た場合に表示ムラが起こり、表示品質を低下させてしま
う。そこでａ−５ｉ、’Ｃ中の炭素の量は、２０％以下
にする必要がある。
、Ｖｔｈ２のバラツキ（Ｒ）は、低（おさえられるが、
２０％を越えるとバラツキが大きく、表示装置に利用し
た場合に表示ムラが起こり、表示品質を低下させてしま
う。そこでａ−５ｉ、’Ｃ中の炭素の量は、２０％以下
にする必要がある。
ａ −Ｓ ｉ ： Ｃ（ａ −Ｓ ｉ Ｃ： Ｉ−１）
の形成法は、プラズマＣＶＤ法、光ＣＶＤ法、或は、ス
パッタ法がある。プラズマＣＶＤ法を例にして示す。反
応ガスは、１００％５ｉＨ１と１００％Ｃｌ−１４及び
Ｐ型或はＮ型の不純物ガスとしてＢ２Ｈ，或は、ＰＩ−
１３（Ｉ−１，、希釈）を用いた。反応圧力は、０．３
〜ＩＴｏｒｒ、プラズマ電力（Ｉ’ｔＦ電力）密度は、
２０〜３０Ｑｍｗとした。以上により作製したａ−３ｉ
：Ｃを表示装置に利用した場合、良好な表示が得られた
。なお実施例では、第１電極より、Ｐ、Ｉ、Ｎ層のダイ
オードを例にしたが、Ｎ、Ｉ、Ｐの順に積層したダイオ
ードでも同じである。
の形成法は、プラズマＣＶＤ法、光ＣＶＤ法、或は、ス
パッタ法がある。プラズマＣＶＤ法を例にして示す。反
応ガスは、１００％５ｉＨ１と１００％Ｃｌ−１４及び
Ｐ型或はＮ型の不純物ガスとしてＢ２Ｈ，或は、ＰＩ−
１３（Ｉ−１，、希釈）を用いた。反応圧力は、０．３
〜ＩＴｏｒｒ、プラズマ電力（Ｉ’ｔＦ電力）密度は、
２０〜３０Ｑｍｗとした。以上により作製したａ−３ｉ
：Ｃを表示装置に利用した場合、良好な表示が得られた
。なお実施例では、第１電極より、Ｐ、Ｉ、Ｎ層のダイ
オードを例にしたが、Ｎ、Ｉ、Ｐの順に積層したダイオ
ードでも同じである。
第６図は本発明の薄膜ダイオード６２．６３をリング接
続して、液晶６４を駆動する回路図で、６１．６６は入
力電極である。
続して、液晶６４を駆動する回路図で、６１．６６は入
力電極である。
以上の説明より明らかなように、本発明は、第１電極、
ＰＩＮ接合を有する半導体層及び第２電極を少なくとも
有する薄膜ダイオードの半導体層をａ−８ｉ：Ｃ（アモ
ルファスシリコンカーバイド）にする事により、駆動電
圧比（Ｍ）が大きくでき、良好な表示ができる薄膜ダイ
オードを実現する事ができる。又、特にａ−ｓｉｒｃ中
の炭素（Ｃ）の量を２０％以下にする事により、バラツ
キの少ない良好な薄膜ダイオードが得られる。又、本薄
膜ダイオードを液晶表示装置に利用する事により、高密
度表示或は、大型表示が歩留り床く製造でき、液晶表示
装置の発展に本発明が寄与するものと考えられる。
ＰＩＮ接合を有する半導体層及び第２電極を少なくとも
有する薄膜ダイオードの半導体層をａ−８ｉ：Ｃ（アモ
ルファスシリコンカーバイド）にする事により、駆動電
圧比（Ｍ）が大きくでき、良好な表示ができる薄膜ダイ
オードを実現する事ができる。又、特にａ−ｓｉｒｃ中
の炭素（Ｃ）の量を２０％以下にする事により、バラツ
キの少ない良好な薄膜ダイオードが得られる。又、本薄
膜ダイオードを液晶表示装置に利用する事により、高密
度表示或は、大型表示が歩留り床く製造でき、液晶表示
装置の発展に本発明が寄与するものと考えられる。
第１図、第２図、第３図、第７図はそれぞれ本発明の表
示装置用薄膜ダイオードの構造を示す断面図、第１図は
、Ｐ型とＮ型、第２図はＰ型、Ｉ型及びＮ型がａ−８ｉ
：Ｃ１第３図はＰ型ａ−ｓｉ：ｃと第１電極の間にＰ型
ａ−８ｉを形成したものであり、第７図は層間絶縁膜の
ない場合を示すものである、第４図は従来技術による一
般の表示装置用薄膜ダイオードの構造を示す断面図、第
５図は表示装置用薄膜ダイオードの電圧−電流特性図、
第６図は表示装置用薄膜ダイオードをリング接続して液
晶を駆動する回路図、第８図はａ−８ｉ：Ｃ中の炭素（
Ｃ）量（−Ｘ）と駆動電圧比及び単純マトリクスの分割
数に相等する値（Ｎ）を示すグラフ、第９図はａ−ｓｉ
：ｃ中の炭素量（Ｘ）とＶ ｔｈ２のバラツキを示すグ
ラフである。 １．２１．６１．７１・・・・・・基板、２．２２．６
２．７２・・・・・・第１電極、３・・・・・・光シー
ルド層、 ４．２３．６４．７３・・・・・・Ｐ型ａ−ｓｉ：ｃ、
５・・・・・・■型ａ−８ｉ、 ６．２５．３６．７５・・・・・・Ｎ型ａ−３ｉ：Ｃ１
７・・・・・・バッファ一層、 ８．２６．３７・・・・・・層間絶縁膜、９．２７．３
８．７６・・・・・・第２電極、１０．２８．６９．７
７・・・・・・表示電極部、１１．２９．４０．７８・
・・・・・アクティブ部、２４．６５．７４・・・・・
・Ｉ型ａ−８ｉ：Ｃ１６６・・・・・・Ｐ型ａ−８ｉ。 第８図 Ｃｃｏｎｔｅｎｔ （ｘ ） 第９図 ０ １０
２０ （’／。）Ｃｃｏｎｔｅｎｔ （ｘ
）
示装置用薄膜ダイオードの構造を示す断面図、第１図は
、Ｐ型とＮ型、第２図はＰ型、Ｉ型及びＮ型がａ−８ｉ
：Ｃ１第３図はＰ型ａ−ｓｉ：ｃと第１電極の間にＰ型
ａ−８ｉを形成したものであり、第７図は層間絶縁膜の
ない場合を示すものである、第４図は従来技術による一
般の表示装置用薄膜ダイオードの構造を示す断面図、第
５図は表示装置用薄膜ダイオードの電圧−電流特性図、
第６図は表示装置用薄膜ダイオードをリング接続して液
晶を駆動する回路図、第８図はａ−８ｉ：Ｃ中の炭素（
Ｃ）量（−Ｘ）と駆動電圧比及び単純マトリクスの分割
数に相等する値（Ｎ）を示すグラフ、第９図はａ−ｓｉ
：ｃ中の炭素量（Ｘ）とＶ ｔｈ２のバラツキを示すグ
ラフである。 １．２１．６１．７１・・・・・・基板、２．２２．６
２．７２・・・・・・第１電極、３・・・・・・光シー
ルド層、 ４．２３．６４．７３・・・・・・Ｐ型ａ−ｓｉ：ｃ、
５・・・・・・■型ａ−８ｉ、 ６．２５．３６．７５・・・・・・Ｎ型ａ−３ｉ：Ｃ１
７・・・・・・バッファ一層、 ８．２６．３７・・・・・・層間絶縁膜、９．２７．３
８．７６・・・・・・第２電極、１０．２８．６９．７
７・・・・・・表示電極部、１１．２９．４０．７８・
・・・・・アクティブ部、２４．６５．７４・・・・・
・Ｉ型ａ−８ｉ：Ｃ１６６・・・・・・Ｐ型ａ−８ｉ。 第８図 Ｃｃｏｎｔｅｎｔ （ｘ ） 第９図 ０ １０
２０ （’／。）Ｃｃｏｎｔｅｎｔ （ｘ
）
Claims (4)
- （１）基板上に形成された第１電極と該第１電極上に基
板側よりＰ、Ｉ、Ｎ或は、Ｎ、Ｉ、Ｐの順に形成された
ＰＩＮ接合を有する半導体層と、該半導体層上に形成さ
れた第２電極を有し、前記Ｐ型及びＮ型半導体膜が、炭
素を１〜２０％含むアモルファスシリコンカーバイドで
ある事を特徴とする表示装置用薄膜ダイオード。 - （２）ＰＩＮ接合を有する半導体層が、Ｐ型、Ｉ型及び
Ｎ型の炭素を１〜２０％含むアモルファスシリコンカー
バイドである事を特徴とする特許請求の範囲第１項記載
の表示装置用薄膜ダイオード。 - （３）ＰＩＮ接合を有する半導体層が、Ｐ型、Ｉ型、Ｎ
型の炭素を１〜２０％含むアモルファスシリコンカーバ
イドであり、Ｐ型或は、Ｎ型のアモルファスシリコンカ
ーバイドにＰ型或は、Ｎ型のアモルファスシリコンが接
続されている事を特徴とする特許請求の範囲第１項記載
の表示装置用薄膜ダイオード。 - （４）薄膜ダイオードが、リング接続されている事を特
徴とする特許請求の範囲第１項記載の表示装置用薄膜ダ
イオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286987A JPS62145220A (ja) | 1985-12-20 | 1985-12-20 | 表示装置用薄膜ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286987A JPS62145220A (ja) | 1985-12-20 | 1985-12-20 | 表示装置用薄膜ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145220A true JPS62145220A (ja) | 1987-06-29 |
Family
ID=17711549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286987A Pending JPS62145220A (ja) | 1985-12-20 | 1985-12-20 | 表示装置用薄膜ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450258B1 (ko) * | 1998-12-26 | 2004-12-30 | 국방과학연구소 | 핀 다이오드의 구조 및 그 제조방법 |
| US7728942B2 (en) * | 1996-01-26 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal electro-optical device |
-
1985
- 1985-12-20 JP JP60286987A patent/JPS62145220A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728942B2 (en) * | 1996-01-26 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal electro-optical device |
| US8199300B2 (en) | 1996-01-26 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device utilizing electric field parallel to substrate |
| US8514361B2 (en) | 1996-01-26 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal having common electrode |
| KR100450258B1 (ko) * | 1998-12-26 | 2004-12-30 | 국방과학연구소 | 핀 다이오드의 구조 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714557B2 (en) | Substrate for display device and display device including the same | |
| US5402254A (en) | Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon | |
| KR20180076661A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
| JP2739844B2 (ja) | 薄膜トランジスタアレイ | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| US7215073B2 (en) | Active organic light emitting diode display structure | |
| KR101622733B1 (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| GB2129183A (en) | Matrix display device | |
| US20200258954A1 (en) | Display Panel, Method for Manufacturing the Same, and Display Device | |
| KR101697586B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
| WO2015078037A1 (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板 | |
| CN110676293A (zh) | 一种彩膜基板、显示面板及其制备方法 | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JPS62145220A (ja) | 表示装置用薄膜ダイオ−ド | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
| JPH05235398A (ja) | 薄膜光センサ | |
| JPH04132263A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100202224B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| CN213340379U (zh) | 一种oled显示器 | |
| JPS6191687A (ja) | 半導体装置 | |
| JPH07321325A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6167262A (ja) | 半導体装置 | |
| CN115696971A (zh) | 有机发光显示面板及其制造方法、显示装置 |