JPS62143466A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62143466A JPS62143466A JP28491585A JP28491585A JPS62143466A JP S62143466 A JPS62143466 A JP S62143466A JP 28491585 A JP28491585 A JP 28491585A JP 28491585 A JP28491585 A JP 28491585A JP S62143466 A JPS62143466 A JP S62143466A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- emitter
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はトランジスターの構造に関するものである。
従来の技術
従来、電力用トランジスタにおいては、周知の二次破壊
といわれる現象があり、安全動作領域が制限されるため
、コレクタ抵抗の拡大、エミッタ領域の拡大等によって
耐破壊性を改善していた。
といわれる現象があり、安全動作領域が制限されるため
、コレクタ抵抗の拡大、エミッタ領域の拡大等によって
耐破壊性を改善していた。
前述の様な構造では、耐破壊性は改善出来るが、パワー
トランジスタの主要電気特性である、コレクタ飽和電圧
が大きくなったり、大電流の電流増幅率が低下するとい
う欠点を有していた。このような欠点を排除するために
、エミッタ領域に抵抗を付加することで、電流集中を緩
和し、耐破壊性の改善が行なわれてきた。
トランジスタの主要電気特性である、コレクタ飽和電圧
が大きくなったり、大電流の電流増幅率が低下するとい
う欠点を有していた。このような欠点を排除するために
、エミッタ領域に抵抗を付加することで、電流集中を緩
和し、耐破壊性の改善が行なわれてきた。
例ｔ ば、パワートランジスタにベース抵抗を付加する
にあたり、まず半導体基板にコレクタ領域、ベース領域
を形成する。次いで前記ベース領域に選択的にエミッタ
領域およびこれと同導電型付加領域を、その付加領域で
エミッタ領域をとり囲むように形成する。このような構
造をもつトランジスタはエミッタ領域での電流集中が緩
和され、安全動作領域が拡大される。
にあたり、まず半導体基板にコレクタ領域、ベース領域
を形成する。次いで前記ベース領域に選択的にエミッタ
領域およびこれと同導電型付加領域を、その付加領域で
エミッタ領域をとり囲むように形成する。このような構
造をもつトランジスタはエミッタ領域での電流集中が緩
和され、安全動作領域が拡大される。
発明が解決しようとする問題点
しかしながら、前述の様なエミッタ領域と同導電型の付
加領域によって形成されるベース抵抗は、抵抗値が大き
い場合、安全動作領域における二次破壊レベルは改善さ
れるが、トランジスタの主要電気特性であるコレクタ飽
和電圧が大きくなったリ、大電流領域における電流増幅
率が低下したりする。また抵抗値が小さ゛い場合は＃ｆ
破壊レベルが改善されないという欠点を有していた。
加領域によって形成されるベース抵抗は、抵抗値が大き
い場合、安全動作領域における二次破壊レベルは改善さ
れるが、トランジスタの主要電気特性であるコレクタ飽
和電圧が大きくなったリ、大電流領域における電流増幅
率が低下したりする。また抵抗値が小さ゛い場合は＃ｆ
破壊レベルが改善されないという欠点を有していた。
本発明は安全動作領域の拡大と、それに伴うトランジス
タの主要電気特性であるコレクタ飽和電圧の増大と大電
流領域における電流増幅率の低下を抑えるためにベース
領域内に形成す名ベース抵抗の最適値を提供するもので
ある。それにより前述した欠点を排除しようとするもの
である。
タの主要電気特性であるコレクタ飽和電圧の増大と大電
流領域における電流増幅率の低下を抑えるためにベース
領域内に形成す名ベース抵抗の最適値を提供するもので
ある。それにより前述した欠点を排除しようとするもの
である。
問題点を解決するための手段
本発明は、半導体基板にコレクタ領域、ベース領域を有
すると共に、前記ベース領域内に選択的にエミッタ領域
およびこれと同導電型の付加領域を、前記付加領域で前
記エミッタ領域をとり囲むように、または前記ベース領
域内の任意位置に形成し、その付加領域の埋設によって
等価ベース抵抗（値）を０．５〜５０Ωの範囲に設定し
た半導体装置である。
すると共に、前記ベース領域内に選択的にエミッタ領域
およびこれと同導電型の付加領域を、前記付加領域で前
記エミッタ領域をとり囲むように、または前記ベース領
域内の任意位置に形成し、その付加領域の埋設によって
等価ベース抵抗（値）を０．５〜５０Ωの範囲に設定し
た半導体装置である。
実施例
次に本発明を実施例をもって詳ａＫ説明する。
第１図体）〜（ｄ）に本発明の半導体装置を、その製造
工程流れ図によって示す。
工程流れ図によって示す。
まず、第１図（、）のように、燐を添加した厚み２１５
μのＮ型シリコン基板（２０ΩｔＭ）を酸化し、二酸化
硅素膜を形成する。しかるのち、片面の二酸化硅素膜を
除去したのち、その面に燐を拡散し、表面濃度１×１ｏ
２１ｃｆｎ−３、拡散深さ１８０μの高濃度（Ｎ＋）の
コレクタ領域２を形成する。次に、このコレクタ領域２
とは反対の表面に形成された二酸化硅素膜を、周知のフ
ォトソリグラフィ技術によって開口し、この開口を通じ
て、Ｐ型不純物のボロンを拡散導入し、第２図（ｂ）の
ように、表面濃度５ Ｘ １０１１０ｌ８’、拡散深さ
１６μｍのベース領域４を形成する。その後再びフォト
ソリグラフィ技術によＬペース領域上の二酸化硅素膜３
にエミッタ領域とベース領域をとり囲む付加領域の開口
を行う。本実施例では、付加領域の周辺長および面積を
かえることで６Ω、１０Ω、３０Ω、４０Ωのベース抵
抗が形成されるような窓開けを行なった。この窓を通し
て燐を拡散することにより、第１図（Ｃ）ノように、表
面濃度２ Ｘ １０２０ｃｍ ３、拡散深さ１０１１ｍ
のＮ＋エミッタ領域５と付加領域６を同時に形成した。
μのＮ型シリコン基板（２０ΩｔＭ）を酸化し、二酸化
硅素膜を形成する。しかるのち、片面の二酸化硅素膜を
除去したのち、その面に燐を拡散し、表面濃度１×１ｏ
２１ｃｆｎ−３、拡散深さ１８０μの高濃度（Ｎ＋）の
コレクタ領域２を形成する。次に、このコレクタ領域２
とは反対の表面に形成された二酸化硅素膜を、周知のフ
ォトソリグラフィ技術によって開口し、この開口を通じ
て、Ｐ型不純物のボロンを拡散導入し、第２図（ｂ）の
ように、表面濃度５ Ｘ １０１１０ｌ８’、拡散深さ
１６μｍのベース領域４を形成する。その後再びフォト
ソリグラフィ技術によＬペース領域上の二酸化硅素膜３
にエミッタ領域とベース領域をとり囲む付加領域の開口
を行う。本実施例では、付加領域の周辺長および面積を
かえることで６Ω、１０Ω、３０Ω、４０Ωのベース抵
抗が形成されるような窓開けを行なった。この窓を通し
て燐を拡散することにより、第１図（Ｃ）ノように、表
面濃度２ Ｘ １０２０ｃｍ ３、拡散深さ１０１１ｍ
のＮ＋エミッタ領域５と付加領域６を同時に形成した。
以上のように拡散工程の完了した半導体基板上に、第１
図（ｄ）のように、ベース電極領域およびエミッタ電極
領域の窓開けを行なった後、ベース電極７及びエミッタ
電極８を形成した。さらに裏面の高濃度コレクタ領域２
にもはんだ接着可能なコレクタ電極９を形成した。
図（ｄ）のように、ベース電極領域およびエミッタ電極
領域の窓開けを行なった後、ベース電極７及びエミッタ
電極８を形成した。さらに裏面の高濃度コレクタ領域２
にもはんだ接着可能なコレクタ電極９を形成した。
第２図（、）〜（Ｃ）に、本発明トランジスタと従来の
付加領域を有し、ベース抵抗値１ｏｏＱを有したトラン
ジスタ及びベース抵抗値を有しないトランジスタの緒特
性を比較した。第２図（、）には、二次破壊電圧、第２
図（ｂ）には、コレクター飽和電圧、第２図（Ｃ）には
直流電流増幅率を示す。
付加領域を有し、ベース抵抗値１ｏｏＱを有したトラン
ジスタ及びベース抵抗値を有しないトランジスタの緒特
性を比較した。第２図（、）には、二次破壊電圧、第２
図（ｂ）には、コレクター飽和電圧、第２図（Ｃ）には
直流電流増幅率を示す。
図から明らかなように、本実施例構成によれば、コレク
ター飽和電圧直流電流増幅率を悪化させることなく二次
破壊レベルを高くすることができる。
ター飽和電圧直流電流増幅率を悪化させることなく二次
破壊レベルを高くすることができる。
第３図には、付加領域で形成されたベース抵抗値と二次
破壊電圧（ＶＳ／Ｂ）およびコレクター飽和電圧（ｖＣ
Ｅ（ＳＡＴ））の関係である。
破壊電圧（ＶＳ／Ｂ）およびコレクター飽和電圧（ｖＣ
Ｅ（ＳＡＴ））の関係である。
二次破壊電圧（Ｖ Ｓ／Ｂ ）はベース抵抗が大きいほ
ど高くなる。またコレクター飽和電圧はベース抵抗が小
さいほど小さくなる。以上の事から最適ベース抵抗値を
０．５〜５０Ωの範囲で選定すれば、コレクター飽和電
圧、直流電流増幅率を悪化させることなく、二次破壊レ
ベルの高いトランジスタを得ることができる。
ど高くなる。またコレクター飽和電圧はベース抵抗が小
さいほど小さくなる。以上の事から最適ベース抵抗値を
０．５〜５０Ωの範囲で選定すれば、コレクター飽和電
圧、直流電流増幅率を悪化させることなく、二次破壊レ
ベルの高いトランジスタを得ることができる。
以上の実施例では、ベース抵抗はベース領域をとり囲む
領域に付加領域を形成したが、エミッタ領域をと′り囲
む領域に付加領域を形成しても同じ結果が得られる。
領域に付加領域を形成したが、エミッタ領域をと′り囲
む領域に付加領域を形成しても同じ結果が得られる。
発明の詳細
な説明した本発明パワートランジスタは、従来例に比べ
、コレクター飽和電圧、直流電流増幅率特性を損なうこ
となく、二次破壊レベルの高いパワートランジスタを作
ることができる。
、コレクター飽和電圧、直流電流増幅率特性を損なうこ
となく、二次破壊レベルの高いパワートランジスタを作
ることができる。
第１図榊＝→は本発明実施例トランジスタを製造過程で
示す工程順断面図、第２図、第３図は本発明実施例トラ
ンジスタの各パラメータ特性図である。 １・・・・・Ｎ型シリコン基板、２・・・・・・高濃度
コレクタ領域、３・・・・・二酸化硅素、４・−・・・
ベース領域、６・・・・・・エミッタ領域、６・・・・
・・付加領域、７・・・・・ベース電極、８・・・−・
エミッタ電極、９−・・・・・コレクタ電極、１ｏ・・
・・チャンネルストッパ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ２．０ ダ、ｏ ｔ、ｏ ｓ、’
１ｃ（Ａ）第３図 （１，！； １０ ２６ ．３０
４０ ６ｔ）〜゛−ス壽Ｊ（Ｉｔ）
示す工程順断面図、第２図、第３図は本発明実施例トラ
ンジスタの各パラメータ特性図である。 １・・・・・Ｎ型シリコン基板、２・・・・・・高濃度
コレクタ領域、３・・・・・二酸化硅素、４・−・・・
ベース領域、６・・・・・・エミッタ領域、６・・・・
・・付加領域、７・・・・・ベース電極、８・・・−・
エミッタ電極、９−・・・・・コレクタ電極、１ｏ・・
・・チャンネルストッパ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ２．０ ダ、ｏ ｔ、ｏ ｓ、’
１ｃ（Ａ）第３図 （１，！； １０ ２６ ．３０
４０ ６ｔ）〜゛−ス壽Ｊ（Ｉｔ）
Claims (1)
- 一導電型のコレクター領域内に反対導電型のベース領域
が選択的に形成され、そのベース領域内に逆導電型のエ
ミッタ領域とベース抵抗領域を形成されるとともに、こ
のベース抵抗領域の抵抗が０．５〜５０Ωの範囲である
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28491585A JPS62143466A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28491585A JPS62143466A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143466A true JPS62143466A (ja) | 1987-06-26 |
Family
ID=17684700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28491585A Pending JPS62143466A (ja) | 1985-12-18 | 1985-12-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143466A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501511A (ja) * | 2003-08-02 | 2007-01-25 | ゼテックス・ピーエルシー | 低飽和電圧のバイポーラトランジスタ |
-
1985
- 1985-12-18 JP JP28491585A patent/JPS62143466A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501511A (ja) * | 2003-08-02 | 2007-01-25 | ゼテックス・ピーエルシー | 低飽和電圧のバイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62143466A (ja) | 半導体装置 | |
| JPS6258678A (ja) | トランジスタ | |
| JPH08172100A (ja) | 半導体装置 | |
| JPH03120830A (ja) | 半導体装置 | |
| JPS6197968A (ja) | 半導体装置 | |
| JPS61183964A (ja) | 半導体装置の製造方法 | |
| JPH0582828A (ja) | フオトトランジスタ | |
| JPS5972169A (ja) | 半導体装置 | |
| JPH0369157A (ja) | 半導体装置の製造方法 | |
| JPH0228937A (ja) | 半導体装置 | |
| JPS6116563A (ja) | 半導体装置 | |
| JPS62214653A (ja) | 半導体集積回路 | |
| JPS6390851A (ja) | 半導体装置 | |
| JPS60153159A (ja) | 半導体装置 | |
| JPH04206731A (ja) | 半導体装置の製造方法 | |
| JPS63181466A (ja) | 半導体装置 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS63300560A (ja) | 絶縁ゲ−ト型バイポ−ラトランジスタ | |
| JPS5965477A (ja) | 半導体装置およびその製造方法 | |
| JPH02246336A (ja) | ラテラルバイポーラトランジスタ型半導体装置 | |
| JPH03142837A (ja) | 半導体装置 | |
| JPS6218763A (ja) | バイポ−ラトランジスタ | |
| JPH04107866A (ja) | 半導体装置 | |
| JPH04188630A (ja) | 半導体集積回路 | |
| JPS61289654A (ja) | 入力保護抵抗 |