JPS60153159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60153159A JPS60153159A JP891684A JP891684A JPS60153159A JP S60153159 A JPS60153159 A JP S60153159A JP 891684 A JP891684 A JP 891684A JP 891684 A JP891684 A JP 891684A JP S60153159 A JPS60153159 A JP S60153159A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- depth
- electrodes
- resistance
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000956 alloy Substances 0.000 abstract description 8
- 229910045601 alloy Inorganic materials 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
この発明は半導体装置で、特にＩＣやトランジスタ等に
おける半導体抵抗に利用される。
おける半導体抵抗に利用される。
口、従来技術
ＩＣやトランジスタ等における半導体抵抗は一導電型半
導体基板の片面に異なる導電型不純物を拡散した拡散層
を抵抗層として用いたものが一般的であるが、前記拡散
層の長さや深さに制限があうて抵抗値を太き（すること
が難しい問題があった。
導体基板の片面に異なる導電型不純物を拡散した拡散層
を抵抗層として用いたものが一般的であるが、前記拡散
層の長さや深さに制限があうて抵抗値を太き（すること
が難しい問題があった。
例えばトランジスタにはエミッタに安定化抵抗を組付け
て安全動作領域を広げたトランジスタがあり、この種ト
ランジスタの従来構造例を第１図のＮＰＮ型トランジス
タで説明すると、（１）はコレクタ領域となるＮ型半導
体基板、（２）はＮ型半導体基板（１）の表面よりＰ型
不純物を選択拡散して形成したベース領域、（３）はベ
ース領域（２）にＮ型不純物を選択拡散して形成したエ
ミッタ領域、（４）はエミッタ領域（３）にＮ型不純物
を選択拡散して形成した拡散層（以下抵抗層と称す）で
ある。
て安全動作領域を広げたトランジスタがあり、この種ト
ランジスタの従来構造例を第１図のＮＰＮ型トランジス
タで説明すると、（１）はコレクタ領域となるＮ型半導
体基板、（２）はＮ型半導体基板（１）の表面よりＰ型
不純物を選択拡散して形成したベース領域、（３）はベ
ース領域（２）にＮ型不純物を選択拡散して形成したエ
ミッタ領域、（４）はエミッタ領域（３）にＮ型不純物
を選択拡散して形成した拡散層（以下抵抗層と称す）で
ある。
（５）は半導体基板（１）上に形成した絶縁膜、（６）
、（６）は抵抗層（４）の両端部上の絶縁膜（５）を選
択的に除去して形成した窓孔、（７）、（７）は窓孔（
６）、（６）に露出する抵抗層（４）の両端部上に電気
的接触させて形成した抵抗取出し用電極で、一方の電極
（７）はエミッタ銅酸（ｈ）の電極（図示せず）に配線
された第２図の如くエミッタに安定化抵抗Ｒを接続した
トランジスタが得られる。電極（７）、（７）はアルミ
ニウムを蒸着してから約４００℃の温度で加熱処理して
抵抗層（４）との間に合金層（８）、（８）を形成する
ことにより抵抗層（４）に電気的接続される。
、（６）は抵抗層（４）の両端部上の絶縁膜（５）を選
択的に除去して形成した窓孔、（７）、（７）は窓孔（
６）、（６）に露出する抵抗層（４）の両端部上に電気
的接触させて形成した抵抗取出し用電極で、一方の電極
（７）はエミッタ銅酸（ｈ）の電極（図示せず）に配線
された第２図の如くエミッタに安定化抵抗Ｒを接続した
トランジスタが得られる。電極（７）、（７）はアルミ
ニウムを蒸着してから約４００℃の温度で加熱処理して
抵抗層（４）との間に合金層（８）、（８）を形成する
ことにより抵抗層（４）に電気的接続される。
上記抵抗層（４）による安定化抵抗Ｒの抵抗値は抵抗層
（４）の幅Ｗ、電極間の有効長ｌ及び層抵抗ρＳ （深
さｄｉ）により決定される。
（４）の幅Ｗ、電極間の有効長ｌ及び層抵抗ρＳ （深
さｄｉ）により決定される。
有効長βはＩ・ランジスタのサイズにより制限を受け、
そこで抵抗値を大きくするため深さｄｌをより小さくす
ることが行われているが、この深さｄｌは次の理由で１
．５μｍ程度が限界でそれ以下にすることが難しかった
。
そこで抵抗値を大きくするため深さｄｌをより小さくす
ることが行われているが、この深さｄｌは次の理由で１
．５μｍ程度が限界でそれ以下にすることが難しかった
。
即も、抵抗層（４）と電極（７）、（７）のコンタクト
性は両者間の合金層（８）、（８）の合金化の程度で決
定され、良好なコンタクト性を冑るためには電極（７）
、（７）を蒸着した後、より高温でより長時間加熱処理
することが望まれ、例えばアルミニウム蒸着の場合は約
４００℃で３０分程度加熱処理している。この場合の合
金層（８）、（８）の深さｄ２は約１．５ ｐｍである
。従って、抵抗層（４）の深さｄｌを１．５μｍ以下に
すると、電極（７）、（７）とのコンタクト性を良好に
するため形成した合金層（８）、（８）が抵抗層（４）
を突き抜けてエミッタ領域（３）に達する不都合が発生
することがあり、抵抗層（４）の深さｄｌを１．５ μ
ｍ以下にすることができなかった。そこで安定化抵抗Ｒ
の抵抗値を大きくして］・ランジスタの安全動作領域を
拡げる工夫としてトランジスタ全体のサイズを大きくし
て抵抗層（４）の有効長βを長くすることが行われてい
るが、これではトランジスタサイズが大形化する問題が
あり、好ましくなかった。
性は両者間の合金層（８）、（８）の合金化の程度で決
定され、良好なコンタクト性を冑るためには電極（７）
、（７）を蒸着した後、より高温でより長時間加熱処理
することが望まれ、例えばアルミニウム蒸着の場合は約
４００℃で３０分程度加熱処理している。この場合の合
金層（８）、（８）の深さｄ２は約１．５ ｐｍである
。従って、抵抗層（４）の深さｄｌを１．５μｍ以下に
すると、電極（７）、（７）とのコンタクト性を良好に
するため形成した合金層（８）、（８）が抵抗層（４）
を突き抜けてエミッタ領域（３）に達する不都合が発生
することがあり、抵抗層（４）の深さｄｌを１．５ μ
ｍ以下にすることができなかった。そこで安定化抵抗Ｒ
の抵抗値を大きくして］・ランジスタの安全動作領域を
拡げる工夫としてトランジスタ全体のサイズを大きくし
て抵抗層（４）の有効長βを長くすることが行われてい
るが、これではトランジスタサイズが大形化する問題が
あり、好ましくなかった。
ハ０発明の目的
本発明は上記問題点に鑑みてなされたもので、半導体抵
抗の抵抗値を有効長長くすること無く適宜に大きくし得
る半導体装置を提供することを目的とする。
抗の抵抗値を有効長長くすること無く適宜に大きくし得
る半導体装置を提供することを目的とする。
二８発明の構成
本発明は一導電型半導体基板片面に異なる導電型不純物
の拡散層を形成して抵抗層としたものにおいて、前記拡
散層の深さを電極取出し予定部分を深（、他を浅くして
相違させたことを特徴とする。前記拡散層の電極取出し
予定部分の深さは電極との間に形成される合金層の所望
の深さ以上に設定され、他の浅い部分の深さは所望の抵
抗値に応じ決められる。
の拡散層を形成して抵抗層としたものにおいて、前記拡
散層の深さを電極取出し予定部分を深（、他を浅くして
相違させたことを特徴とする。前記拡散層の電極取出し
予定部分の深さは電極との間に形成される合金層の所望
の深さ以上に設定され、他の浅い部分の深さは所望の抵
抗値に応じ決められる。
ホ、実施例
第１図の安定化抵抗付ＮＰＮ型トランジスタに本発明を
適用した基本実施例を第３図に示すと、第１図と同一部
分には同一参照符号をイリし、その詳細な説明は省略す
る。第３図の第１図との相違点はエミッタ領域（３）に
形成する半導体抵抗の構造で、エミッタ領域（３）にＰ
型不純物の２回の選択拡散で深さを部分的に相違させて
拡散層である抵抗層（９）を形成し、この抵抗層（９）
の両端部上に電極（７）、（７）を形成したことのみで
ある。抵抗層（９）は電極取出し予定部分（９ａ）、（
９ａ）である両端部の深さｄ３がより深く、残りの中央
部分（９ｂ）の深さｄｉがｄ３よりも小さく設定される
。具体的には電極取出し予定部分（９ａ）、（９ａ）の
深さｄ３は電極（７）、（７）を蒸着して必要なコンタ
クト性を得るため加熱処理して形成される合金層（８）
、（８）の所望の深さｄ２より大きく、エミッタ領域（
３）の深さく３〜４μｍ）より小さい値に設定されるも
ので、通常の１．５μｍ程度である。又、中央部分（９
ｂ）の深さｄｉは電極（７）、（７）間で得られる安定
化抵抗Ｕ′の所望の抵抗値に応じるもので、ｄｉが小さ
い程抵抗値は大きくなる。
適用した基本実施例を第３図に示すと、第１図と同一部
分には同一参照符号をイリし、その詳細な説明は省略す
る。第３図の第１図との相違点はエミッタ領域（３）に
形成する半導体抵抗の構造で、エミッタ領域（３）にＰ
型不純物の２回の選択拡散で深さを部分的に相違させて
拡散層である抵抗層（９）を形成し、この抵抗層（９）
の両端部上に電極（７）、（７）を形成したことのみで
ある。抵抗層（９）は電極取出し予定部分（９ａ）、（
９ａ）である両端部の深さｄ３がより深く、残りの中央
部分（９ｂ）の深さｄｉがｄ３よりも小さく設定される
。具体的には電極取出し予定部分（９ａ）、（９ａ）の
深さｄ３は電極（７）、（７）を蒸着して必要なコンタ
クト性を得るため加熱処理して形成される合金層（８）
、（８）の所望の深さｄ２より大きく、エミッタ領域（
３）の深さく３〜４μｍ）より小さい値に設定されるも
ので、通常の１．５μｍ程度である。又、中央部分（９
ｂ）の深さｄｉは電極（７）、（７）間で得られる安定
化抵抗Ｕ′の所望の抵抗値に応じるもので、ｄｉが小さ
い程抵抗値は大きくなる。
上記構造によると、抵抗層（９）の有？Ｊｈ長Ｅ゛を第
１図と同一にした場合、得られる安定化抵抗Ｒ”の抵抗
値は抵抗層中央部分（９１＋）の深さｄｉを第１図のｄ
ｌより小さくした分だけ第１図の抵抗値よりも大きくで
きる。また第１図と同し抵抗値のものを得る場合、第３
図の有効長β”は第１図の有効長ｌより短くでき、これ
によりトランジスタ全体のサイズ縮小化が可能となる。
１図と同一にした場合、得られる安定化抵抗Ｒ”の抵抗
値は抵抗層中央部分（９１＋）の深さｄｉを第１図のｄ
ｌより小さくした分だけ第１図の抵抗値よりも大きくで
きる。また第１図と同し抵抗値のものを得る場合、第３
図の有効長β”は第１図の有効長ｌより短くでき、これ
によりトランジスタ全体のサイズ縮小化が可能となる。
更に第３図の抵抗Ｎ（９）は電極取出し予定部分（９ａ
）、（９ａ）の深さｄ３を選択的に大きくしたので、電
極（７）、（７）の加熱処理をより高温、より長時間で
行っても合金層（８）、（８）が抵抗層（９）を突き抜
ける心配が無く、電極（７）、（７）と抵抗層（９）の
コンタクト性の向上が図れる。
）、（９ａ）の深さｄ３を選択的に大きくしたので、電
極（７）、（７）の加熱処理をより高温、より長時間で
行っても合金層（８）、（８）が抵抗層（９）を突き抜
ける心配が無く、電極（７）、（７）と抵抗層（９）の
コンタクト性の向上が図れる。
次に本発明の変形例を第４図と第５図から説明する。第
４図と第５図は１つのベース領域（２”）に複数のエミ
ッタ領域（３”）、（３′）、−を分子Ｊ＆させ°ζ形
成したエミッタ分割タイプのトランジスタで、この場合
は各エミッタ領域（３゛）、（３’） 、−に第３図と
同一内容の抵抗層（９゛）、（９’） 、−を形成して
各々を並列接続して安定化抵抗が構成される。
４図と第５図は１つのベース領域（２”）に複数のエミ
ッタ領域（３”）、（３′）、−を分子Ｊ＆させ°ζ形
成したエミッタ分割タイプのトランジスタで、この場合
は各エミッタ領域（３゛）、（３’） 、−に第３図と
同一内容の抵抗層（９゛）、（９’） 、−を形成して
各々を並列接続して安定化抵抗が構成される。
尚、本発明はトランジスタにおける安定化抵抗に限らず
、ＩＣ等に形成される一般的半導体抵抗にも十分に適用
し得る。
、ＩＣ等に形成される一般的半導体抵抗にも十分に適用
し得る。
へ６発明の詳細
な説明したように、本発明によれば有効長を長くするこ
と無く抵抗値の大きな半導体抵抗が容易に得られる。特
にトランジスタの安定化抵抗に適用すれば、同じ安全動
作領域を持つｌ・ランジスタの小形化が可能となる。
と無く抵抗値の大きな半導体抵抗が容易に得られる。特
にトランジスタの安定化抵抗に適用すれば、同じ安全動
作領域を持つｌ・ランジスタの小形化が可能となる。
第１図は従来の半導体装Ｗ（トランジスタ）の断面図、
第２図は第り図の半導体装置の等価回路図、第３図は本
発明の一実施例を示す断面図、第４図は本発明の他の実
施例を示す概略平面図、第５図は第４図のＸ−Ｘ線に沿
う部分拡大断面図である。 （１） −半導体基板、（７）、（７）−電極、（９）
、（９“）−・拡散層（抵抗層）、（９ａ）、（９ａ）
−電極取出し予定部分。 第２図 第３囚 ４／ｌｔ′；。 第５ ｖｔ
第２図は第り図の半導体装置の等価回路図、第３図は本
発明の一実施例を示す断面図、第４図は本発明の他の実
施例を示す概略平面図、第５図は第４図のＸ−Ｘ線に沿
う部分拡大断面図である。 （１） −半導体基板、（７）、（７）−電極、（９）
、（９“）−・拡散層（抵抗層）、（９ａ）、（９ａ）
−電極取出し予定部分。 第２図 第３囚 ４／ｌｔ′；。 第５ ｖｔ
Claims (1)
- （］） −導電型半導体基板の片面に異なる導電型不純
物の拡散層を形成し、該拡散層上の離れた２箇所より電
極を取出したものにおいて、前記拡散層の電極取出し予
定部分を深く、他を浅く形成したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891684A JPS60153159A (ja) | 1984-01-21 | 1984-01-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891684A JPS60153159A (ja) | 1984-01-21 | 1984-01-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153159A true JPS60153159A (ja) | 1985-08-12 |
Family
ID=11705978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP891684A Pending JPS60153159A (ja) | 1984-01-21 | 1984-01-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10343058B2 (en) | 2007-10-09 | 2019-07-09 | Nintendo Co., Ltd. | Storage medium storing a load detecting program and load detecting apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114382A (ja) * | 1973-02-28 | 1974-10-31 | ||
| JPS5025184A (ja) * | 1973-01-24 | 1975-03-17 | ||
| JPS5029186A (ja) * | 1973-07-17 | 1975-03-25 |
-
1984
- 1984-01-21 JP JP891684A patent/JPS60153159A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025184A (ja) * | 1973-01-24 | 1975-03-17 | ||
| JPS49114382A (ja) * | 1973-02-28 | 1974-10-31 | ||
| JPS5029186A (ja) * | 1973-07-17 | 1975-03-25 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10343058B2 (en) | 2007-10-09 | 2019-07-09 | Nintendo Co., Ltd. | Storage medium storing a load detecting program and load detecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6145396B2 (ja) | ||
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPS61147572A (ja) | 半導体装置の製造方法 | |
| JPS60153159A (ja) | 半導体装置 | |
| JPS6021558A (ja) | バイポ−ラ型半導体集積回路装置 | |
| JPS6155775B2 (ja) | ||
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JPH01235366A (ja) | 半導体抵抗素子 | |
| JPH05864B2 (ja) | ||
| JPS627704B2 (ja) | ||
| JPH02218153A (ja) | 抵抗とｍｉｓ型トランジスタ | |
| JPH048955B2 (ja) | ||
| JP3158404B2 (ja) | 半導体装置の製造方法 | |
| JPH03126229A (ja) | トランジスタ | |
| JPS5972169A (ja) | 半導体装置 | |
| JPS61183964A (ja) | 半導体装置の製造方法 | |
| JPS6346990B2 (ja) | ||
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPS6116563A (ja) | 半導体装置 | |
| JPS63117465A (ja) | Ｍｏｓ型トランジスタ | |
| JPS59155959A (ja) | 電力用トランジスタ | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 |