JPS62139063A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPS62139063A JPS62139063A JP27893985A JP27893985A JPS62139063A JP S62139063 A JPS62139063 A JP S62139063A JP 27893985 A JP27893985 A JP 27893985A JP 27893985 A JP27893985 A JP 27893985A JP S62139063 A JPS62139063 A JP S62139063A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- slave device
- access
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アクセスされた場合にデータの出力時点が特
定されない各種スレーブ装置がシステムバスな介しプロ
セッサに収容されている場合に、特定のスレーブ装置か
らのデータについてはアクセス時点から一定サイクル経
過後にそのデータを確実にプロセッサが取り込むように
したデータ転送方式に関するものである。
定されない各種スレーブ装置がシステムバスな介しプロ
セッサに収容されている場合に、特定のスレーブ装置か
らのデータについてはアクセス時点から一定サイクル経
過後にそのデータを確実にプロセッサが取り込むように
したデータ転送方式に関するものである。
これまで１例えば雑誌「日経エレクトロニクスＪ （１
９８４、９、２４）における論文１３２ビット句マイク
ロプロセッサ応用システムの標準バスが出そろう“に記
載されているように、システムバス上のデータ転送方式
としては基本的には非同期式か、または同期式かの何れ
かが採用されるようになりている。しかしながら、上述
の２つのデータ転送方式をアクセスされた場合にデータ
出力時点が特定されないスレーブ装置の特性に応じて使
い分けるという配慮はなされていないものとなっている
。
９８４、９、２４）における論文１３２ビット句マイク
ロプロセッサ応用システムの標準バスが出そろう“に記
載されているように、システムバス上のデータ転送方式
としては基本的には非同期式か、または同期式かの何れ
かが採用されるようになりている。しかしながら、上述
の２つのデータ転送方式をアクセスされた場合にデータ
出力時点が特定されないスレーブ装置の特性に応じて使
い分けるという配慮はなされていないものとなっている
。
本発明の目的は、プロセッサにアクセス応答時点が特定
されないスレーブ装置を収容している場合に、システム
バスのデータ転送方式として、非同期式と同期式の両方
式を併用することによって、プロセッサの処理能力向上
が図れるデータ転送方式を供するにある。
されないスレーブ装置を収容している場合に、システム
バスのデータ転送方式として、非同期式と同期式の両方
式を併用することによって、プロセッサの処理能力向上
が図れるデータ転送方式を供するにある。
こり目的のため本発明は、プロセッサが一般のスレーブ
装置との間でシステムバスな用いデータの送受を行なう
場合は、原則的にデータアクルッジ信号（応答信号）を
用いた通常の非同期式でデータ転送を行なう一方、一定
時間以内に高速に応答し得る特定のスレーブ装置にアク
セスした場合には、このスレーブ装置からはデータ送出
に先行してデータアクルッジ信号をプロセッサに返送す
るものとして、プロセッサはそのスレーブ装置からのデ
ータを、アクセス時点から一定サイクル経過後に取り込
むようにしたものである。
装置との間でシステムバスな用いデータの送受を行なう
場合は、原則的にデータアクルッジ信号（応答信号）を
用いた通常の非同期式でデータ転送を行なう一方、一定
時間以内に高速に応答し得る特定のスレーブ装置にアク
セスした場合には、このスレーブ装置からはデータ送出
に先行してデータアクルッジ信号をプロセッサに返送す
るものとして、プロセッサはそのスレーブ装置からのデ
ータを、アクセス時点から一定サイクル経過後に取り込
むようにしたものである。
〔発明の実施例〕
以下１本発明を第１図、第２図により説明する。
先ず本殆明に係る処を芸ｔＶＬついて説明すれば、第１
図はそり一例での構成を示したものである。図示りよつ
にプロセッサＩＫはスレーブ装置としてのスタティック
メモリ装置２．ダイナミックメモリ装置３８よび入出力
コントローラ４がシステムバス５を介し収容されたもの
として構成されるよつＶｃすっているうこの場合。
図はそり一例での構成を示したものである。図示りよつ
にプロセッサＩＫはスレーブ装置としてのスタティック
メモリ装置２．ダイナミックメモリ装置３８よび入出力
コントローラ４がシステムバス５を介し収容されたもの
として構成されるよつＶｃすっているうこの場合。
システムバス５はアドレス−データバス５！の他。
アドレスストローブ３号（Ａｓ）線５２およびデータア
クルッジ信号（ＤＴＡＣＫ）線５３より構ｇされるが、
データアクルッジ信号ＤＴＡＣＫはスレーブ族［２、３
、４がプロセッサ１よりデータの受信を完了した場合、
またはそれら装置の送出したデータが有効であることを
プロセッサ１が示すものである。
クルッジ信号（ＤＴＡＣＫ）線５３より構ｇされるが、
データアクルッジ信号ＤＴＡＣＫはスレーブ族［２、３
、４がプロセッサ１よりデータの受信を完了した場合、
またはそれら装置の送出したデータが有効であることを
プロセッサ１が示すものである。
第２図は本例での動作を説明するための要部入出力信号
波形を示したものであり、プロセッサｌからスレーブ装
置２，３．４をアクセスすることによって、それらから
のデータンプロセッサｌが取込する場合を示したもので
ある。同図に８いて、クロックＣＬＫはプロセッサ１円
の基本クロックであり、アドレスｆｌ！ｆｆＡやアドレ
スストローブ揖−号Ａ Ｓ４ ｑ送出したり、スレーブ
族［２、３、４から送出されたデータＤを取り込むタイ
ミングを定めるつんでの基準となるもｖ）である。また
、データアクルノジ弁別侶吟１）ＴＡ（、’Ｋ １）
Ｉｓはスレーブ族［２，３゜４つ）ら返送されるデータ
アクルノジ侶すＤＴＡ（、’にのタイミングを弁別すＱ
ためのものである。データアクルッジ猶−９１） Ｔ
Ａ ＣＫがその″′Ｌ″区間内に返送された場合ンこを
ま、プロセッサＩ Ｖ）内部タイミングに従ってデータ
アクルッシ（Ｊ ９υＴＡ（、’にのタイミングｅこ無
関係にデータＤ ７．（取込する一方、テークγクツ゛
レッジ箇号１）ＴＡＣＫが１Ｈ“り区間内に返送された
場合は。
波形を示したものであり、プロセッサｌからスレーブ装
置２，３．４をアクセスすることによって、それらから
のデータンプロセッサｌが取込する場合を示したもので
ある。同図に８いて、クロックＣＬＫはプロセッサ１円
の基本クロックであり、アドレスｆｌ！ｆｆＡやアドレ
スストローブ揖−号Ａ Ｓ４ ｑ送出したり、スレーブ
族［２、３、４から送出されたデータＤを取り込むタイ
ミングを定めるつんでの基準となるもｖ）である。また
、データアクルノジ弁別侶吟１）ＴＡ（、’Ｋ １）
Ｉｓはスレーブ族［２，３゜４つ）ら返送されるデータ
アクルノジ侶すＤＴＡ（、’にのタイミングを弁別すＱ
ためのものである。データアクルッジ猶−９１） Ｔ
Ａ ＣＫがその″′Ｌ″区間内に返送された場合ンこを
ま、プロセッサＩ Ｖ）内部タイミングに従ってデータ
アクルッシ（Ｊ ９υＴＡ（、’にのタイミングｅこ無
関係にデータＤ ７．（取込する一方、テークγクツ゛
レッジ箇号１）ＴＡＣＫが１Ｈ“り区間内に返送された
場合は。
データアクルノジ（Ｑ Ｗ Ｄ ’ｒ Ａ ＣＫが有効
となったことを確認してからデータを取り込むようにな
っているものである。
となったことを確認してからデータを取り込むようにな
っているものである。
さて、第１図に示す構成において、プロセッサ１からの
アクセスに対し第２図に示す’Ｉ”ＩＱノタイミング、
即ち、アドレスストローブＩＭ ｇＡＳの前縁から２．
５クロック以内にデータを確実に返送し得るスレーブ装
置（ゴスタテイックメモリ装置２のみであり、ダイナミ
ックメモリ装置３や入出力コントローラ４からはＴ１の
タイミング以内にデータが返送されるか否かは保証され
ないと仮定する。
アクセスに対し第２図に示す’Ｉ”ＩＱノタイミング、
即ち、アドレスストローブＩＭ ｇＡＳの前縁から２．
５クロック以内にデータを確実に返送し得るスレーブ装
置（ゴスタテイックメモリ装置２のみであり、ダイナミ
ックメモリ装置３や入出力コントローラ４からはＴ１の
タイミング以内にデータが返送されるか否かは保証され
ないと仮定する。
先ずスタティックメモリ装＠２の場合について説明すれ
ば、スタティックメモリ装置１２の場合には、プロセッ
サ１からのアクセスに対しタイミングＴＩまでに確実に
データの返送が可能であるから、データアクルッジ侶−
ｑＤＴＡｃＫは例えば第２図に示す信号ＤＴＡｃＫ（２
１のタイミングでデータＤが送出さむていない場合でも
前取って返送されるようにしておくものである。この信
号Ｄ Ｔ Ａ ＣＫ （２１と信％１−ＤＴＡＣ’ＫＤ
ＩＳとにもとづきプロセッサ１では傷ｑＩＮＤＴＡＣＫ
（２１が作成されるが、この信号ＩＮＤ Ｔ Ａ ＣＫ
（２）をクロックＣＬＫの立下りにより検出し１こつえ
データＤを内部レジスタにタイミングＴ１で取り込むよ
つにするものである。
ば、スタティックメモリ装置１２の場合には、プロセッ
サ１からのアクセスに対しタイミングＴＩまでに確実に
データの返送が可能であるから、データアクルッジ侶−
ｑＤＴＡｃＫは例えば第２図に示す信号ＤＴＡｃＫ（２
１のタイミングでデータＤが送出さむていない場合でも
前取って返送されるようにしておくものである。この信
号Ｄ Ｔ Ａ ＣＫ （２１と信％１−ＤＴＡＣ’ＫＤ
ＩＳとにもとづきプロセッサ１では傷ｑＩＮＤＴＡＣＫ
（２１が作成されるが、この信号ＩＮＤ Ｔ Ａ ＣＫ
（２）をクロックＣＬＫの立下りにより検出し１こつえ
データＤを内部レジスタにタイミングＴ１で取り込むよ
つにするものである。
−万、上述の動作χ本発明によらず通常の非同期式のデ
ータ転送で行なった場合について説明すれば、非同期式
のデータ転送ではデータアクルッジｆＭ９１） Ｔ Ａ
ＣＫ ｉｓデータが有効であることを示すものである
から、データＤとデータアクルッジ匍号との時間差ｔｌ
は論理ゲート遅延のバラツキ等ン考慮して充分確保して
おかなくてはならない。即ち、第２図に示すＤ Ｔ Ａ
ＣＫ（１）のようなタイミングにする必要がある。
ータ転送で行なった場合について説明すれば、非同期式
のデータ転送ではデータアクルッジｆＭ９１） Ｔ Ａ
ＣＫ ｉｓデータが有効であることを示すものである
から、データＤとデータアクルッジ匍号との時間差ｔｌ
は論理ゲート遅延のバラツキ等ン考慮して充分確保して
おかなくてはならない。即ち、第２図に示すＤ Ｔ Ａ
ＣＫ（１）のようなタイミングにする必要がある。
上述の場合と同様にして信号Ｄ ’１’ Ａ ＣＫ（１
）と信号１）ｉ’ＡｃＫ ＤＩＳとにもとづき作成さ
れた信号ＩＮ ＤＴ’ＡＣＫ（１）をクロックの立下
りにより検出しデータＤがタイミングＴ２で堆り込まれ
るようＫなっている。したがって１本発明による場合よ
りも１クロック分遅くなることが判る。
）と信号１）ｉ’ＡｃＫ ＤＩＳとにもとづき作成さ
れた信号ＩＮ ＤＴ’ＡＣＫ（１）をクロックの立下
りにより検出しデータＤがタイミングＴ２で堆り込まれ
るようＫなっている。したがって１本発明による場合よ
りも１クロック分遅くなることが判る。
次に他のスレーブ装置の場合にはＴ１のタイミングまで
（Ｃ確実にデータを転送される保証がｒｊいりで、原則
としてはデータＤからデータアクルッジ債今までの時間
ｊｌを確保した通常の非同期式のデータ転送方式ＶＣよ
ってデータの取込が行なわれることになる。
（Ｃ確実にデータを転送される保証がｒｊいりで、原則
としてはデータＤからデータアクルッジ債今までの時間
ｊｌを確保した通常の非同期式のデータ転送方式ＶＣよ
ってデータの取込が行なわれることになる。
即ち１本発明による場合、プロセッサはスレーブ装置の
糧類を意識することな（一定のタイミング以前にデータ
アクルッジ信号が返送さｎた場合（ユ、アクセス時点か
ら一定時間経過後にプロセッサ内部クロククに同期して
データを取込し得るもＱ］である。特定υノスレーブ装
置の場合には、通常ならば一定Ｑノタイミング以後にデ
ータアクノｌ／ツジ信号が遅れて得られろような場合で
もアクセス時点から一定時間経過後に確実にデータ取込
を行ない得るものであり、一般のスレーブ装置であって
も一定のタイミング以前にデータアクルッジ信号が返送
された場合には同様にしてデータ取込が行なわれるもの
べある・ 〔発明の効果〕 以上説１刃したように不発明によれば、プロセッサと各
種スレーブ装置との間のデータ転送方式として非１同期
弐の他に同期式を併用し得ること力）ら、プロセッサの
処理能力同上が図れるという効果がある。
糧類を意識することな（一定のタイミング以前にデータ
アクルッジ信号が返送さｎた場合（ユ、アクセス時点か
ら一定時間経過後にプロセッサ内部クロククに同期して
データを取込し得るもＱ］である。特定υノスレーブ装
置の場合には、通常ならば一定Ｑノタイミング以後にデ
ータアクノｌ／ツジ信号が遅れて得られろような場合で
もアクセス時点から一定時間経過後に確実にデータ取込
を行ない得るものであり、一般のスレーブ装置であって
も一定のタイミング以前にデータアクルッジ信号が返送
された場合には同様にしてデータ取込が行なわれるもの
べある・ 〔発明の効果〕 以上説１刃したように不発明によれば、プロセッサと各
種スレーブ装置との間のデータ転送方式として非１同期
弐の他に同期式を併用し得ること力）ら、プロセッサの
処理能力同上が図れるという効果がある。
第１（２）は本発明に係る処理装置の一例゛Ｃり溝底を
示す（凶、第２′図ｊまその創作を説明するためＶ）要
部入出力信号波形を示す図である。 ｌ・・・７０セツサ ２・・・スタティックメモリ装置 ３・・・ダイナミックメモリ装置 ４・・・入出力コントローラ ５・・・システムベス 代理人弁理士 小 川 勝 −男 名 ２ 図
示す（凶、第２′図ｊまその創作を説明するためＶ）要
部入出力信号波形を示す図である。 ｌ・・・７０セツサ ２・・・スタティックメモリ装置 ３・・・ダイナミックメモリ装置 ４・・・入出力コントローラ ５・・・システムベス 代理人弁理士 小 川 勝 −男 名 ２ 図
Claims (1)
- １、プロセッサより共通非同期式システムバスを介し各
種スレーブ装置をアクセスすることによって、該装置各
々からのデータを応答信号の存在下にプロセッサが取り
込むデータ転送方式において、アクセス時点から一定時
間以内にデータを出力し得るスレーブ装置はアクセスさ
れた場合に応答信号を先送りするものとして、スレーブ
装置から応答信号がアクセス時点から一定時間以降に返
送された場合は、該装置よりデータが該応答信号の返送
時点で有効であるとして該時点後に速やかにデータを取
り込み、アクセスから一定時間以内に返送された場合に
は、アクセス時点から一定サイクル経過時点でデータを
取り込むことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278939A JP2634583B2 (ja) | 1985-12-13 | 1985-12-13 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278939A JP2634583B2 (ja) | 1985-12-13 | 1985-12-13 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62139063A true JPS62139063A (ja) | 1987-06-22 |
| JP2634583B2 JP2634583B2 (ja) | 1997-07-30 |
Family
ID=17604171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278939A Expired - Lifetime JP2634583B2 (ja) | 1985-12-13 | 1985-12-13 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634583B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073774A (ja) * | 1983-09-19 | 1985-04-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インタ−フエ−ス回路 |
-
1985
- 1985-12-13 JP JP60278939A patent/JP2634583B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073774A (ja) * | 1983-09-19 | 1985-04-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インタ−フエ−ス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634583B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970705792A (ko) | 지연 트랜잭션을 실행하기 위한 장치 및 방법(method and apparatus for performing deferred transactions) | |
| US5649175A (en) | Method and apparatus for acquiring bus transaction address and command information with no more than zero-hold-time and with fast device acknowledgement | |
| JPH077375B2 (ja) | バス制御方式 | |
| EP0343626A2 (en) | Microprocessor operable in a functional redundancy monitor mode | |
| TWI249105B (en) | An apparatus and method for data bus power control | |
| JPS62139063A (ja) | データ転送方法 | |
| US6701398B1 (en) | Global bus synchronous transaction acknowledge with nonresponse detection | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| US6810098B1 (en) | FIFO read interface protocol | |
| SU1541624A1 (ru) | Устройство дл буферизации информации | |
| US7106654B2 (en) | Arrangement comprising a memory device and a program-controlled unit | |
| JP3178445B2 (ja) | カウンタ装置 | |
| JP2984670B1 (ja) | タイマ回路 | |
| JPH0434629A (ja) | メモリアクセス制御装置のビジーチェック方式 | |
| JPS6048076B2 (ja) | 装置間インタフェ−ス方式 | |
| JPS5844418Y2 (ja) | 複数の信号の開始、終了検出装置 | |
| SU1566361A1 (ru) | Устройство дл обмена данными между процессорами | |
| SU1571596A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| JPH03132852A (ja) | バス非同期制御方式 | |
| JPS5836440B2 (ja) | 記憶装置制御方式 | |
| JPH052559A (ja) | バス転送方式 | |
| JPH0142017B2 (ja) | ||
| JPH0619725B2 (ja) | アドレスサ−チ装置 | |
| JPH02275545A (ja) | データ処理システム | |
| JPS6024666A (ja) | 高速ｄｍａ装置 |