JPS62137881A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS62137881A JPS62137881A JP27965885A JP27965885A JPS62137881A JP S62137881 A JPS62137881 A JP S62137881A JP 27965885 A JP27965885 A JP 27965885A JP 27965885 A JP27965885 A JP 27965885A JP S62137881 A JPS62137881 A JP S62137881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- inp
- resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既要〕
電流注入領域を分離するメサ溝の保護膜として樹脂系絶
縁膜を採用し、溝の被覆性を向上して平坦に埋めること
ができ、基板に歪を与えることなく、かつ電極の断線障
害のないレーザ構造を得ることができる。
縁膜を採用し、溝の被覆性を向上して平坦に埋めること
ができ、基板に歪を与えることなく、かつ電極の断線障
害のないレーザ構造を得ることができる。
本発明は電流注入領域をメサ溝等により画定する高速変
調用半導体レーザの構造に関する。
調用半導体レーザの構造に関する。
高速変調用半導体レーザにおいて、変調周波数を高くす
るためには発光領域を含む電流注入領域の面積を減らす
ことによりレーザの接合容量を低減する必要があり、そ
のために電流注入領域とその他の領域とをメサ溝によっ
て分離する。
るためには発光領域を含む電流注入領域の面積を減らす
ことによりレーザの接合容量を低減する必要があり、そ
のために電流注入領域とその他の領域とをメサ溝によっ
て分離する。
この溝は５〜６μｍ程度と深いため、この溝を二酸化珪
素（ＳｉＯｚ）等の絶縁膜で埋め込むときの段差被覆が
困難であり、従って基板の平坦性が悪く改善が望まれて
いた。
素（ＳｉＯｚ）等の絶縁膜で埋め込むときの段差被覆が
困難であり、従って基板の平坦性が悪く改善が望まれて
いた。
従来、メサ溝の埋め込みは、電流注入領域のコンタクト
用開口部を除いた表面をメサ溝も含めて気相成長（ＣＶ
Ｄ）法によるＳｉ０ｇ膜等の絶縁膜で保護し、その上に
電極パターンを形成していた。
用開口部を除いた表面をメサ溝も含めて気相成長（ＣＶ
Ｄ）法によるＳｉ０ｇ膜等の絶縁膜で保護し、その上に
電極パターンを形成していた。
この場合、前記のようにメサ溝が深く段差被覆が悪く、
メサ溝の肩の部分での絶縁膜の破損、さらには電極パタ
ーンの断線等の障害が起こりやすかった。
メサ溝の肩の部分での絶縁膜の破損、さらには電極パタ
ーンの断線等の障害が起こりやすかった。
従来法ではメサ溝を平坦に埋めることは困難であった。
ε問題点を解決するだめの手段〕
上記問題点の解決は、発光領域を含む電流注入領域の両
側を樹脂系絶縁膜で囲んでなる本発明による半導体レー
ザにより達成される。
側を樹脂系絶縁膜で囲んでなる本発明による半導体レー
ザにより達成される。
さらに、該電流注入領域上に樹脂系絶縁膜を被着し、該
層を開口して該電流注入領域を露出し、開口部を覆って
コンタクト電極を形成すれは一層効果的である。
層を開口して該電流注入領域を露出し、開口部を覆って
コンタクト電極を形成すれは一層効果的である。
樹脂系絶縁膜、例えばポリイミド系樹脂膜は粘性がある
ため、通常工程のレジスト塗布と同様にスピンナを用い
′Ｃ塗布することができ、５〜６１１ｒｎ程度の深いメ
サ溝も平坦に埋め込んでしまうことができる。
ため、通常工程のレジスト塗布と同様にスピンナを用い
′Ｃ塗布することができ、５〜６１１ｒｎ程度の深いメ
サ溝も平坦に埋め込んでしまうことができる。
塗布後、３５０’Ｃ程度の熱処理により良好な絶縁膜と
なり、その後の取り扱いは従来のＳｉＯ□膜と同様であ
る。
なり、その後の取り扱いは従来のＳｉＯ□膜と同様であ
る。
〔実施例］
第１図は本発明によるレーザの構造を示す断面図である
。
。
ここでは、発振披裂１．３０μｍのレーザについて説明
する。
する。
図において、
１は半導体基板でｎ型インジウム燐（ｎ−ＩｎＰ）基板
、 ２はブロック層でｐ型インジウムｅ（ｐ−１ｎＰ） Ｉ
Ｆｉ、３は閉じ込め層でｎ−１ｎＰ層、 ４は活性層でλ＝１．３０μｍのインジウムガリウム砒
素１（ＩｎＧａＡｓＰ） 層、 ５は閉じ込め層でｐ−１ｎＰ層、 ６はコンタクト層でｐ型インジウムガリウム砒素Ｈ（ｐ
−ＩｎＧａＡｓＰ）層、 ７はメサ溝、 ８はメサ溝間の間隔（電流注入領域の幅）、９はポリイ
ミド系樹脂膜、 １０はｐ型側電極開口部、 １１はチップ分離用開口部、 １２はｐ型側電極でチタン／白金（Ｔｉ／Ｐｔ）層、１
３は金（Ａｕ）メッキ電極パターン、１４はｎ型側電極
で金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）層、 １５はＡｕメッキ電極パターン である。
、 ２はブロック層でｐ型インジウムｅ（ｐ−１ｎＰ） Ｉ
Ｆｉ、３は閉じ込め層でｎ−１ｎＰ層、 ４は活性層でλ＝１．３０μｍのインジウムガリウム砒
素１（ＩｎＧａＡｓＰ） 層、 ５は閉じ込め層でｐ−１ｎＰ層、 ６はコンタクト層でｐ型インジウムガリウム砒素Ｈ（ｐ
−ＩｎＧａＡｓＰ）層、 ７はメサ溝、 ８はメサ溝間の間隔（電流注入領域の幅）、９はポリイ
ミド系樹脂膜、 １０はｐ型側電極開口部、 １１はチップ分離用開口部、 １２はｐ型側電極でチタン／白金（Ｔｉ／Ｐｔ）層、１
３は金（Ａｕ）メッキ電極パターン、１４はｎ型側電極
で金ゲルマニウム／金（ＡｕＧｅ／Ａｕ）層、 １５はＡｕメッキ電極パターン である。
第２図は本発明の他の実施例によるレーザの構造を示す
断面図である。
断面図である。
第１図と異なる点は、変調特性が最適化される電流注入
領域（その幅８で示す）以外の領域をポリイミド系樹脂
膜９で保護した例で、寄生容量は絶縁膜の容量だけとな
り、しかもその厚さは５〜６μｍと厚いためその影響は
無視できる。
領域（その幅８で示す）以外の領域をポリイミド系樹脂
膜９で保護した例で、寄生容量は絶縁膜の容量だけとな
り、しかもその厚さは５〜６μｍと厚いためその影響は
無視できる。
第３図＋１１〜（４）は本発明によるレーザの製造工程
を示す断面図である。
を示す断面図である。
第３図（１）は２回の液相成長（ＬＰＥ）を行った埋め
込み型レーザの断面を示す。
込み型レーザの断面を示す。
図において、１は半導体基板でｎ−１ｎＰ基板で、この
上に第１回目成長をおこない、バッファ層としてｎ−１
ｎＰ層（特に図示してない）、ブロック層としてｐ−１
ｎＰ層２を連続成長する。
上に第１回目成長をおこない、バッファ層としてｎ−１
ｎＰ層（特に図示してない）、ブロック層としてｐ−１
ｎＰ層２を連続成長する。
つぎに、化学気相成長法による二酸化珪素（ＣＶＤ−５
ｉ（ｈ）層を保護マスクとして塩酸（ＨＣＩ）中でエツ
チングし、ｐ−ＩｎＰ層２に、その表面よりｎ−ＴｎＰ
基板に届くようにＶ溝を形成する。
ｉ（ｈ）層を保護マスクとして塩酸（ＨＣＩ）中でエツ
チングし、ｐ−ＩｎＰ層２に、その表面よりｎ−ＴｎＰ
基板に届くようにＶ溝を形成する。
つぎに、第２回目成長を行い、閉じ込め層としてｎ−１
ｎＰ層３、活性層として波長λ＝１．３０μｍのＩｎＧ
ａＡｓＰ層４、閉じ込め層としてｐ−ＩｎＰ層５、コン
タクト層としてｐ−ＩｎＧａＡｓＰ 層６を連続成長す
る。
ｎＰ層３、活性層として波長λ＝１．３０μｍのＩｎＧ
ａＡｓＰ層４、閉じ込め層としてｐ−ＩｎＰ層５、コン
タクト層としてｐ−ＩｎＧａＡｓＰ 層６を連続成長す
る。
第３図（２）において、レーザ容量を減らすため、ＯＭ
Ｒレジストを保護マスクとしてブロム−メタノール系液
を用いてν溝の両側にｎ−１ｎＰ基板１に達するメサ溝
７を形成する。
Ｒレジストを保護マスクとしてブロム−メタノール系液
を用いてν溝の両側にｎ−１ｎＰ基板１に達するメサ溝
７を形成する。
溝幅は１５μｍ、メサ溝間の間隔（電流注入領域の幅）
８は４０〜６０μｍにする。
８は４０〜６０μｍにする。
第３図（３）は本発明に関するプロセスで、樹脂系絶縁
膜として例えばポリイミド系樹脂膜９を塗布後、窒素雰
囲気でベーキングし、硬化させる。
膜として例えばポリイミド系樹脂膜９を塗布後、窒素雰
囲気でベーキングし、硬化させる。
ベーキングはまず、ｉｏｏ’ｃで６０分、つぎに２００
°Ｃで６０分、最後に３５０℃で２時間行った。
°Ｃで６０分、最後に３５０℃で２時間行った。
この工程によりメサ溝７は完全にポリイミド系樹脂で埋
められ、基板は平坦となる。
められ、基板は平坦となる。
また、上記のベーキングにより、ポリイミド系樹脂は熱
的に安定な絶縁膜となる。
的に安定な絶縁膜となる。
第３図（４）において、ＯＭＲレジストを保護マスクと
して、ポリイミド系樹脂膜９にコンタクト用開口部１０
、チップ分離用開口部１１をポリイミド系樹脂専用の特
殊除去液により開口する。
して、ポリイミド系樹脂膜９にコンタクト用開口部１０
、チップ分離用開口部１１をポリイミド系樹脂専用の特
殊除去液により開口する。
この後の工程は電極形成で第１図で説明する。
まず、ｐ型側電極としてＴ ｉ ／ Ｐ を層１２を連
続蒸着により基板上に被着し、ＡＺレジストをマスクと
して所定の形状にＡｕメッキ電極パターン１３を形成し
た後、Ａｕメッキ電極パターン１３をマスクにＵ７でパ
ターン周辺のＴｉ／Ｐｔ層をエツチング除去して、４３
０’Ｃに加熱して完了する。
続蒸着により基板上に被着し、ＡＺレジストをマスクと
して所定の形状にＡｕメッキ電極パターン１３を形成し
た後、Ａｕメッキ電極パターン１３をマスクにＵ７でパ
ターン周辺のＴｉ／Ｐｔ層をエツチング除去して、４３
０’Ｃに加熱して完了する。
つぎに、ｎ−１ｎＰ基板１の背面を研磨し、基板ｊ７さ
を約１００μｍに調整し、基板背面上にｎ型側電極とし
てＡｕＧｅ／Ａｕ層１４を連続層着４より被着し、ただ
ちに３８０ ’Ｃに加熱する。ついでＡ；Ｌ−シストを
マスクとして所定の形状のＡｕメッキ電極パターン１５
を形成して完成する。
を約１００μｍに調整し、基板背面上にｎ型側電極とし
てＡｕＧｅ／Ａｕ層１４を連続層着４より被着し、ただ
ちに３８０ ’Ｃに加熱する。ついでＡ；Ｌ−シストを
マスクとして所定の形状のＡｕメッキ電極パターン１５
を形成して完成する。
最終工程として＜１１０＞方向に平行に襞間しくこのと
き共振器長を３００μｍにする）、レーザを形成する。
き共振器長を３００μｍにする）、レーザを形成する。
以上詳細に説明したように本発明によれば、電流注入領
域を分離するメサ溝を平坦に埋めることができ、絶縁膜
の被覆性を向上し、かつ電極の断線のない高倍化された
高速変調用レーザが得られる。
域を分離するメサ溝を平坦に埋めることができ、絶縁膜
の被覆性を向上し、かつ電極の断線のない高倍化された
高速変調用レーザが得られる。
第１図は本発明によるレーザの構造を示す断面図、
第２図は本発明の他の実施例によるレーザの構造を示す
断面図、 第３図（１）〜（４）は本発明によるレーザの製造工程
を示す断面図である。 図において、 １は半導体基板でｎ−ＩｎＰ基板、 ２はブロック層でｐ−１ｎＰ層、 ３は閉じ込め層でｎ−ＩｎＰ層、 ４は活性層でλ鵬１．３０μｍのＩｎＧａＡｓＰ層、５
は閉じ込め層でｐ−１ｎＰ層、 ６はコンタクト層で叶ＩｎＧａＡｓＰ層、７はメサ溝、 ８はメサ溝間の間隔（電流注入領域の幅）、９はポリイ
ミド系樹脂膜、 １０はｐ型側電極開口部、 １１はチップ分離用開口部、 １２はｐ型側電極でＴｉ／Ｐｔ層、 １３はへＵメッキ電極パターン、 １４はｎ型側電極でＡｕＧｅ／Ａｕ層、１５は八Ｕメッ
キ電極パターン 不 ３ 日
断面図、 第３図（１）〜（４）は本発明によるレーザの製造工程
を示す断面図である。 図において、 １は半導体基板でｎ−ＩｎＰ基板、 ２はブロック層でｐ−１ｎＰ層、 ３は閉じ込め層でｎ−ＩｎＰ層、 ４は活性層でλ鵬１．３０μｍのＩｎＧａＡｓＰ層、５
は閉じ込め層でｐ−１ｎＰ層、 ６はコンタクト層で叶ＩｎＧａＡｓＰ層、７はメサ溝、 ８はメサ溝間の間隔（電流注入領域の幅）、９はポリイ
ミド系樹脂膜、 １０はｐ型側電極開口部、 １１はチップ分離用開口部、 １２はｐ型側電極でＴｉ／Ｐｔ層、 １３はへＵメッキ電極パターン、 １４はｎ型側電極でＡｕＧｅ／Ａｕ層、１５は八Ｕメッ
キ電極パターン 不 ３ 日
Claims (2)
- （１）発光領域を含む電流注入領域の両側を樹脂系絶縁
膜で囲んでなることを特徴とする半導体レーザ。 - （２）該電流注入領域上に樹脂系絶縁膜を被着し、該層
を開口して該電流注入領域を露出し、該開口部を覆って
コンタクト電極を形成してなることを特徴とする特許請
求の範囲第１項記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27965885A JPS62137881A (ja) | 1985-12-12 | 1985-12-12 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27965885A JPS62137881A (ja) | 1985-12-12 | 1985-12-12 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137881A true JPS62137881A (ja) | 1987-06-20 |
Family
ID=17614051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27965885A Pending JPS62137881A (ja) | 1985-12-12 | 1985-12-12 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0493125A2 (en) * | 1990-12-27 | 1992-07-01 | Furukawa Electric Co., Ltd. | Semiconductor laser device |
-
1985
- 1985-12-12 JP JP27965885A patent/JPS62137881A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0493125A2 (en) * | 1990-12-27 | 1992-07-01 | Furukawa Electric Co., Ltd. | Semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| US4725112A (en) | Buried undercut mesa-like waveguide | |
| US4966863A (en) | Method for producing a semiconductor laser device | |
| JPS62137881A (ja) | 半導体レ−ザ | |
| JPH03206678A (ja) | 半導体レーザー | |
| JPH059951B2 (ja) | ||
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPS6390879A (ja) | 半導体レ−ザの製造方法 | |
| JPH0213944B2 (ja) | ||
| JPH0376293A (ja) | 半導体レーザ装置 | |
| JPH0213943B2 (ja) | ||
| JPS61187287A (ja) | 半導体発光装置 | |
| JPH0438890A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPS59168687A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPS59186385A (ja) | 半導体レ−ザ装置 | |
| JPS6062175A (ja) | 半導体装置の製造方法 | |
| JPS63288082A (ja) | 半導体レ−ザ装置 | |
| JPS61236188A (ja) | 半導体レ−ザ | |
| JPH0690064A (ja) | 半導体レーザ素子の製造方法 | |
| JPH05291685A (ja) | 半導体レーザ装置およびその製造方法 |