JPS62136120A - ロ−パスフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、所要周波数以上の高い周波数成分をカット
するローパスフィルタに関し、特に高精度を有し且つ定
数設定が容易なデジタル回路で構成されたローパスフィ
ルタに関するものである。

［従来の技術］ 第３図は受動素子で構成した従来のアナログ方式のロー
パスフィルタを示す回路図である０図において、（１）
は入力端子、（２）は出力端子、（Ｌｌ）及び（Ｌｌ）
は入力端子（１）と出力端子（２）との間に直列接続さ
れたりアクドル、（Ｌ３）及び（Ｃ１）は入力端子（１
）とアースとの間に接続されたりアクドル及びコンデン
サ、（Ｃ２）はりアクドル（Ｌｌ）及び（Ｌｌ）の接続
点とアースとの間に挿入されたコンデンサ、（Ｌ４）及
び（Ｃ３）は出力端子（２）とアースとの間に直列接続
されたりアクドル及びコンデンサである。

従来のローパスフィルタは上記のように、入力端子（１
）側と出力端子（２）側とが対称に構成され、各リアク
トル（Ｌｌ）〜（Ｌ４）及び各コンデンサ（Ｃ１）〜（
Ｃ３）の定数を適当な値に選択することにより、通過帯
域周波数のカットオフ周波数を任意に設定できるように
なっている。

［発明が解決しようとする間Ｎ点〕 従来のローパスフィルタは以上のように、所望のカット
オフ周波数に応−一週二一・定数；’、、アクドル（Ｌ
ｌ）〜〈Ｌ４）及びコンデンサ（Ｃ１）〜（Ｃ３）を製
作する必要があるので、納期が長くかかりコスト的に高
くなるうえ、大きさが限定されて小形化が難しく、更に
高精度が期待できないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、市販のデジタルＩＣで構成でき、定数の選択
が自由であり、安価で小形且つ高精度なローパスフィル
タを得ることを目的とする。

［問題点を解決するための手段］ この発明に係るローパスフィルタは、入力信号の立ち上
がりから所定時間クロックパルスを計数すると第１の信
号を出力する第１のカウンタと、入力信号の立ち下がり
から所定時間クロックパルスを計数すると第２の信号を
出力する第２のカウンタと、第１及び第２の信号を合成
するゲート回路部と、このゲート回路部からの出力信号
を入力信号と同じ波形にするための分周回路とを備えた
ものである。

［作用］ この発明においては、入力信号の立ち上がり及び立ち下
がりから、第１及び第２のカウンタが計数を開始し、所
定時間が経過すると第１、第２のカウンタが第１、第２
の信号を出力し、これらの信号をゲート回路部が合成し
、このゲート回路部の出力を分周回路が分周して出力信
号とし、通過帯域周波数以内の入力信号のみを同一のパ
ルス波形で出力する。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図は・この発明に従ってデジタル回路で構成したローパ
スフィルタを示す回路図である０図において、（１）及
び（２）は前述の従来回路と同様のものであり、（１）
は入力信号Ｓ！が入力される入力端子、（２）は出方端
子である。（３）はクロックパルスＣＫが入力されるク
ロック端子、（１ｏ）はダウンカウンタからなる第１の
カウンタであり、ロード端子（ＬＤ）に入力信号Ｓ■が
印加され、ボロ一端子（ＯＲ）から第１の信号としての
ボロー信号１０ａを出力するようになっている。（１１
）はダウンカウンタからなる第２のカウンタであり、ロ
ード端子（ＬＤ）に反転された入力信号灯が入力され、
ボロ一端子（ＢＲ）から第２の信号としてのボロー信号
１１ａを出力するようになっている。　（１２）は入力
端子（１）と第２のカウンタ（１１）のロード端子（Ｌ
Ｄ）との間に挿入されたインバータ、（１３）はクロッ
クパルスＣＫとボロー信号１０ａとのアンドを取って第
１のカウンタ（１０）のカウント端子（ＴＤ）に入力す
るアンドゲート、（１４）はタロツクパルスＣＫとボロ
ー信号１１ａとのアンドを取って第２のカウンタ（１１
）のカウント端子（ＴＤ）に入力するアンドゲート、（
１５）はボロー信号１０ａを反転するインバータ、（１
６）はボロー信号１１ａを反転するインバータである。

　（１７）はインバータ（１５）を介したボロー信号１
０ａと入力信号ＳＩとのアンドを取る第１のナンドゲー
ト、（１８）はインバータ（１６）を介したボロー信号
１１ａと入力信号Ｓｌとのアンドを取る第２のナンドゲ
ート、（１９）は端子（Ｔ）に第１のナンドゲート（１
７）の出力１７ｇが印加され且つ端子（ＲＤ）に第２の
ナンドゲート（１８）の出力１８ａが印加される第１の
フリップフロップ、り２０）は端子（Ｔ）に第２のナン
ドゲート（１８）の出力１８ａが印加され端子（ＲＤ）
に第１のナンドゲート（１７）の出力１７ａが印加され
る第２のフリップフロップ、（２１）は第１及び第２の
フリッププロップ（１９）及び（２０）の各出力１９ａ
及び２０ａのオアを取るオアゲートであり、以上の（１
７）〜（２１）はゲート回路部（Ｇ）を構成し、各ボロ
ー信号１０ａ及び１１＆を合成するようになっている。

（２２）はオアゲート（２１）の出力２１ａが端子（Ｔ
）に印加される分周回路としてのフリップフロップであ
り、出力２１ａの周波数を１７２に分周して出力信号２
２ａとし、出力端子（２）に印加するようになっている
。

又、第１図における各信号は第２図のタイミングチャー
ト図に示す通りであり、入力信号ＳＩはパルス幅Ａ、Ａ
’及びパルス間隔Ｂ、Ｂ’のようにそれぞれ異なる周波
数を持つパルス信号であり、クロックパルスＣには入力
信号Ｓｌより高い周波数の基準パルス信号である。

次に、この発明の実施例の動作について説明する。第１
のカウンタ（１０）は入力信号ＳＩが「Ｌ」の状態のと
きプリセットされ、ボロー信号１０ａは「Ｈ」の状態を
維持している。このときアンドゲート（１３）は開いて
おり、第１のカウンタ（１０）のカウント端子（ＴＤ）
にはアンドゲート（１３）を介したクロックパルスＣＫ
が印加されている。ここで、入力信号Ｓｌが「Ｌ」から
ｒＨＪに立ち上がると、第１のカランタフ１０）のロー
ド端子（ＬＤ）にｒＨＪが印加され、第１のカウンタ（
１０）はカウント端子（ＴＤ）に入力されるクロックパ
ルスＣＫの計数をダウンカウントで開始する。第１のカ
ウンタ（１０）には予め所定のデータ（数）がデータ設
定端子（ＤＯ）〜（Ｄ３）を介して設定されており、ク
ロックパルスＣＫが所定の数に達すると、即ち所定時間
＾１（第２図参照）が経過すると、ボロー信号１０ａは
ｒＨ，から「Ｌ」に変化する。

従って、アンドゲート（１３）が閉じ、クロックパルス
ＣＫは第１のカウンタ（１０）のカウント端子（ＴＤ）
に印加されなくなる。その後、ボロー信号１０ａは、入
力信号ＳｌがｒＨ，の間はｒｌ、Ｊの状態を保ち続け、
インバータ（１５）の出力はｒＨ，となる。従って、第
１のナンドゲート（１７）の出力１７ａは、第２図の時
間（Ａ−＾１）の間だけ「Ｌ」となる。

一方、第２のカウンタ（１１）のロード端子（ＬＤ）に
は、入力信号Ｓｔがインバータ（１２）で反転された訂
が印加されており、入力信号Ｓ■の立ち下がりによりク
ロックパルスＣＫを計数し始め、データ設定端子（Ｄｏ
）〜（Ｄ３）を介して設定された所定数に対応した時間
Ｂｌが経過するとボロー信号１１ａがｒｌ、となり、以
下、第１のカウンタ（１０）の場合と同様に、第２のナ
ンドゲー）−（１Ｂ）の出力１８ａは時間（Ｂ−８１）
の間だけ「Ｌ」となる。

以上の第１及び第２のナンドゲート（ｌ））及び（１８
）の各出力１７ａ及び１８ｍは、たすき掛けにして接続
された第１及び第２のフリップフロップ（１９）及び（
２０）の各端子（Ｔ）、（ＲＤ）に印加される。従って
、第２図のように、第１のフリップフロップ（１９）の
出力１９ａは、出力１８ａの立ち下がりで立ち上がり、
出力１７ａの立ち上がりで立ち下がる波形となり、又、
第２のフリップフロップ（２０）の出力２０ａは、出力
１８ｍの立ち上がりで立ち下がり、出力１７ｍの立ち下
がりで立ち上がる波形となる。これら出力１９ａ及び２
０ａはオアゲート（２１）で合成され、ゲート回路部（
Ｇ）の出力２１ａとなる。この出力２１ａは、１７２分
周用のフリップフロップ（２２）で出力信号２２ａとな
り、出力端子（２）から出力される。

こうして、入力信号Ｓｌが第２図のＸで示した範囲のよ
うに通過帯域周波数（ローパスフィルタのカットオフ周
波数以下即ち、Ａ〉＾１．Ｂ＞８１）の場合は、出力信
号２２ａは入力信号Ｓｌと同一の波形となる。又、入力
信号Ｓｌが第２図のＹで示した範囲のようにローパスフ
ィルタのカットオフ周波数以上即ち、Ａ’＜＾１、Ｂ’
＜Ｂｌの場合は、入力信号Ｓｒの立ち上がり又は立ち下
がりから所定時間＾１又はＢ１が経過する前に入力信号
Ｓｌが反転するので、出力信号２２ａは直流状態となり
、入力信号Ｓｌはカットされる。

通過帯域周波数を変更するときは、第１及び第２のカウ
ンタ（１０）及び（１１）の各データ設定端子（００）
〜（Ｄ３）を介し、又は、クロックパルスＣＫの周波数
を変更して、所定時間＾１及びＢ１を任意に再設定すれ
ばよい。

尚、この発明に係るローパスフィルタはノイズフィルタ
としても使用してもよく、上述したものと同等の効果が
得られることは言うまでもない。

又、第１及び第２の第１のカウンタ（１０）及び（１１
）はダウンカウンタに限らずアップカウンタでもよく、
その場合、ボロー信号１０ａ及びｌｌａの代わりにキャ
リー信号を用いることになる。

［発明の効果］ 以上のようにこの発明によれば、入力信号の立ち上がり
から所定時間クロックパルスを計数すると第１の信号を
出力する第１のカウンタと、入力信号の立ち下がりから
所定時間クロックパルスを計数すると第２の信号を出力
する第２のカウンタと、第１及び第２の信号を合成する
ゲート回路部と、このゲート回路部からの出力信号を入
力信号と同じ波形にするための分周回路とを備えたデジ
タル回路で構成し、ローパスフィルタのカットオフ周波
数を、部品を変更することなく任意に設定できるように
したので、市販のデジタルＩＣで構成できると共に定数
の選択が自由であり、安価で小形且つ高精度なローパス
フィルタが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図の各信号を示すタイミングチャート図、第３図は従
来のローパスフィルタを示す回路図である。 Ｓｒ・・・入力信号　　　　　ＣＫ・・・クロックパル
ス（１０）・・・第１のカウンタ　（１１）・・・第２
のカウンタ１０ａ、ｌｌａ・・・ボロー信号 （１２）・・・インバータ　　　（Ｇ）・・・ゲート回
路部（１７）・・・第１のナンドゲート （１８）・・・第２のナンドゲート （１９）・・・第１のフリップフロップ（２０）・・・
第２のフリップフロップ（２１）・・・オアゲート （２２）・・・フリップフロップ（分周回路）２２ａ・
・・出力信号 尚、図中、同一符号は同−又は相当部分を示す。 釈−× 昂２図 Ａ１．Ｂ１：　　前足時間

Claims (3)

【特許請求の範囲】
1. （１）入力信号の立ち上がりから所定時間クロックパル
   スを計数すると第１の信号を出力する第１のカウンタと
   、前記入力信号の立ち下がりから所定時間前記クロック
   パルスを計数すると第２の信号を出力する第２のカウン
   タと、前記第１及び第２の信号を合成するゲート回路部
   と、このゲート回路部からの出力信号を前記入力信号と
   同じ波形にするための分周回路とを備えたことを特徴と
   するローパスフィルタ。
2. （２）第１及び第２のカウンタがそれぞれダウンカウン
   タであり、第１及び第２の信号が前記各ダウンカウンタ
   から出力されるボロー信号であることを特徴とする特許
   請求の範囲第１項記載のローパスフィルタ。
3. （３）ゲート回路部が、入力信号と第１の信号とのアン
   ドを取る第１のナンドゲートと、前記入力信号の反転さ
   れた信号と第２の信号とのアンドを取る第２のナンドゲ
   ートと、前記第１及び第２のナンドゲートの出力をたす
   き掛けにしてそれぞれリセット入力とする第１及び第２
   のフリップフロップと、これら第１及び第２のフリップ
   フロップの出力のオアを取るオアゲートとを含み、分周
   回路が、前記オアゲートの出力を１／２に分周するフリ
   ップフロップからなることを特徴とする特許請求の範囲
   第１項又は第２項のいずれかに記載のローパスフィルタ
   。