JPS5928275B2 - 時刻信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はアナログ時計やデジタル時計の表示装置を駆動
する時刻信号発生装置、さらに詳しく言えばＪＪＹなど
の時刻標準信号に従って校正された時刻信号を発生する
ことができる時刻信号発生装置に関する。

水晶発振器の出力を分周器で逓降して表示装置を駆動す
る水晶時計等が既に市販されている。

このような時計は月差数秒というように極めて高い精度
を有するものであるが、さらに高い精度を与えるために
はＪＪＹ信号とかその他の標準信号により校正された時
刻信号を供給する必要がある。

その高程々の提案、例えば分周器をリセットすることに
より時刻信号を校正させようとする提案がなされている
。

しかしこの方法ではどのような修正がなされたかという
ことがわからない。

また本件発明者は、ＪＪＹ電波等から校正信号を発生す
る装置についてすでに発明を行なっている。

この発明は標準電波受信器出力のパルストレインを一定
の条件下に選別して、その選別されたパルストレインを
、他の基準パルストレインと比較し、比較の結果が特定
の条件を満足する場合のみ、受信出力のパルストレイン
の最初のパルスを一標準電波の秒信号であるとみなして
、その時点に基づいて校正信号を発生するようにしたも
のである。

したがってこの場合の出力信号は毎秒発生するというの
ではなく、電波伝搬状態が良い時において、例えば６秒
間隔に１個というように相当の間隔を持って信号を発生
するものである。

これは誤った信号により時計を校正することは校正しな
い場合よりもかえって時刻を狂わすことに着目し、受信
された電波が誤りなく標準電波であるということが確認
された時にのみ、しかもその場合においても例えば６秒
間隔で１個というように校正信号を発生するようにした
ものである。

本発明の目的は前記のような校正信号を用いて校正され
た時刻信号を発生することができ、しかも校正量を表示
することが可能である時刻信号発生装置を提供すること
にある。

前記目的を達成するために、本発明による時刻信号発生
装置は基本的に、複数単位時間以上の間隔で校正信号を
発生する校正信号発生器と、基準発振器と、前記基準発
振器出力を分周して単位時間の１／２で反転する同一の
分周率を持つ第１および第２の分周器と、前記基準発振
器出力を前記第１のよび第２の分周器にそれぞれ接続す
る第１および第２の基準発振器出力接続ゲートと、前記
第１および第２の分周器出力を出力端にそれぞれ接続す
る第１および第２の分周器出力接続ゲートと、前記基準
発振器出力接続ゲートと分周器出力接続ゲートの第２の
組を交互に動作させるとともに、前記接続をはずされた
分周器を形成するカウンタの内容をリセットするゲート
切り変え制御回路とから構成されている。

また校正量と進み遅れを表示するために本発明による時
刻信号発生装置は、複数単位時間以上の間隔で校正信号
を発生する校正信号発生器と、基準発振器と、前記基準
発振器出力を分周して単位時間の１／２で反転する同一
の分周率を持つ第１および第２の分周器と、前記基準発
振器出力を前記第１および第２の分周器にそれぞれ接続
する第１および第２の基準発振器出力接続ゲートと、前
記第１および第２の分周器出力を出力端にそれぞれ接続
する第１および第２の分周器出力接続ゲートと、前記基
準発振器出力接続ゲートと分周器出力接続ゲートの第２
の組を交互に動作させるとともに、前記接続をはずされ
た分周器を形成するカウムタの内容をリセットするゲー
ト切り変え制御回路と、前記基準発振器の出力を表示装
置に接続する表示用ゲートと、前記表示用ゲート出力を
積算表示する校正量表示器と、進みまたは遅れの表示を
する進みまたは遅れ表示装置と、第１および第２の分周
器出力端ｌこ接続されており前記校正信号発生後の前記
各分周器の反転時間の差から校正量と進み遅れを判定し
前記差の期間前記表示用ゲートを作動させるとともに判
定結果で前記進みまたは遅れ表示装置を駆動する判定回
路とから構成されている。

以下図面等を参照して本発明による時刻信号発生装置を
さらに詳しく説明する。

第１図および第２図は本発明による時刻信号発生装置の
実施例を示す回路図であって第１図は第１および第２の
分周器と校正信号により休止状態にあった前記一方の分
周器を出力に接続する接続回路部分を示している。

第２図は主として接続された前記一方の分周器の出力と
、休止されるべき分周器の出力を比較する比較回路と、
前記比較回路出力を表示する校正量表示部分を示してい
る。

第１および第２図に示した回路はそれぞれ一体となって
一つの時刻信号発生装置の実施例を示すものである。

なお、理解を容易にするために、各図においてそれぞれ
重複して同じ構成部分を示しであるところがある。

まず第１図を中心に説明をする。図示されていない基準
発振器からの１６００Ｈ２出力はそれぞれ第１の分周器
に結合される入力ゲート１ａへおよび第２の分周器に結
合される入力ゲート１ｂに接続されている。

１ａの出力は１／１６カウンタ２ａ、１／１０カウンタ
３ ａ Ｎ １ ／ ５カウンタ４ａ、Ｉ／２カウン
タ５ａからなる分周器が構成する第１の分周器の入力端
に接続されている。

同様に１／１６カウンタ２ｂ、１／１０カウンタ３ｂ１
１１５カウンタ４ｂ、１／２カウンタ５ｂよりなる分周
器は第２の分周器を構成しており、前述した入力ゲー１
−１ｂは第２の分周器の入力に接続されている。

ゲー）６ａ、６ｂはそれぞれ出力ゲートを構成しており
、このゲート出力はゲート７を介して出力される。

前記入力ゲート１ａおよび１ｂは第１および第２の基準
発振器出力接続ゲート、前記出力ゲート６ａおよび６ｂ
は第１および第２の分周器出力接続ゲートを形成する。

そしてこの基準発振器出力接続ゲートと分周器出力接続
ゲートの第１の組１ａ、６ａと、前記基準発振器出力接
続ゲートと分周器出力接続ゲートの第２の組１ｂ、６ｂ
は組みとして制御される。

トランジスタ２１は先に説明したような校正信号がベー
スに供給されるトランジスタである。

このトランジスタの出力は校正信号フリッフロップ２０
に供給される。

この校正信号フリップフロップ２０は、本発明における
、ゲート切り換え制御回路を形成しており、前記基準発
振器出力接続ゲートと分周器出力接続ゲートの第１の組
と、前記基準発振器出力接続ゲートと分周器出力接続ゲ
ートの第２の組を交互に動作させる。

校正信号フリップフロップ２０は校正信号が入力するた
びに反転する。

このフリップフロップ２０の出力Ｑは前述したゲート６
ａに、Ｑは前述したゲート６ｂに接続されている。

さらに出力Ｑは前述した入力ゲーＮａを制御するフリッ
プフロップ２４ａのセント端子に接続されている。

またフリップフロップ２０の出力点は同様にゲート１ｂ
を匍Ｊ御するフリプフロツプ２４ｂのセット端子に接続
されている。

次に第２図を参照してさらに説明する。

第１図の第１の分周器の出力Ａおよび第２の分周器の出
力Ｂはそれぞれ微分回路８ａ 、ｓｂを介してゲート９
に接続されている。

なお、第２図において前述した校正信号フリップフロッ
プ２０とトランジスタ２１を第１図と重複して示しであ
る。

このゲート９の出力はさらにゲート１０ａおよび１０ｂ
の入力に結合されている。

このゲーＮ Ｏａ 。１０ｂはフリップフロップｌｌａ
、ｌｌｂより制御される。

１０ａ、１０ｂの出力はさらにフリップフロップ１２ａ
、１２ｂにそれぞれ接続され、それぞれのフリップフロ
ップの出力はゲート１５に供給される。

微分回路８ａ 、ａｂから前記ゲート１５までが判定回
路の時刻信号を校正した量を判定する部分を形成してい
る。

ゲート１５に制御されるゲート１６は表示のためのゲー
トであって、ゲート１６の出力はカウンタドライバ１７
に接続され、カウンタドライバ１７はディスプレイ１８
を駆動するようになっている。

１３は位相判別のための回路である。

この判別回路１３にはフリップフロップ１２ａ、１２ｂ
の出力および第１、第２分周器の出力および校正信号フ
リップフロップ２０の出力が接続されている。

プラスの修正がなされｔ二かマイナスの修正がなされた
かの表示は符号表示１４によって行なわれるようになっ
ている。

前記判別回路１３は、本発明の判定回路の進み遅れを判
定する部分を形成し、この判別結果により、符号表示１
４により進みまたは遅れが符号表示される。

次に第３図を参照しながら構成と動作をさらに詳しく説
明する。

第３図は理解を容易にするために校正信号が発生した２
つの時点を中心に示しである。

第３図においてＣＫは校正信号、Ｑ、豆はそれぞれ校正
信号フリップフロップ２０のＱおよびＱ出力を示してい
る。

またＡは第１の分周器の出力波形、Ｂは第２の分周器の
出力波形、Ｃはゲート７の出力波形すなわち時刻信号波
形を示している。

第３図において校正信号に１が発生する以前はフリップ
フロップ２０の出力Ｑがバイレベルであって第１分周器
の出力がゲート６ａ１ゲート７を介して出力されている
。

したがってこのに１の校正信号がトランジスタ２１に入
力される以前においては第１の分局器の出力Ａはすなわ
ちゲート７の出力信号でありＡとＣは等しい。

Ｋ１の発生した状態において第１の分局器の出力は校正
信号に１ に対して遅れを示している。

校正信号に１ が発生すると校正信号フリップフロップ
２０が反転し、Ｑはローレベルとなり、ζ出力端子はバ
イレベルとなる。

その結果第１の分周器の出力は阻止され、第２の分周器
の出力がこのＱ出力によりフリップフロップ２４ｂをセ
ットすることによりゲート１ｂが開き、基準発振器から
の信号を通過させ、分周を開始するとともに同様にＱ出
力によりゲート６ｂが開き第２分周器の出力がゲート６
ｂ１ゲート７を介して時刻信号として出力される。

その結果に１以後のゲート７の出力信号は前記第１の分
周器の遅れを取戻した状態の信号として出力されること
になる。

次にに２の校正信号が発生した場合について説明する。

Ｋ２の信号が発生する時点は第２の分局器の出力がゲー
ト６ｂ、ゲート７に介して出力されているものとし、Ｋ
２の発生した時点において、第２の分周器の出力は進ん
でいることを示している。

校正信信に２の発生により校正信号フリップフロップの
出力ＱがＨレベルになりＱがＬレベルになる。

ＱがＬレベルになるとゲート６ｂは閉じられ、今まで動
作していた第２の分周器の出力を阻止すると同時にフリ
ップフロップ２０のＱがバイレベルになり、フリップフ
ロップ２４ａをセットしゲ−Ｈａを開き、今まで休止状
態にあった第１分周器に基準発振器の出力を供給すると
同時に出力ゲート６ａを開く。

その結果第１の分周器が起動され、ゲート７を介して第
１の分周器の出力は送出される。

図かられかるように第２の分局器による時刻信号は進ん
でいたのであるが、第１の分周器の分周出力を接続する
ことにより、その進みを修正された時刻信号が出力Ｃと
して供給されることになる。

出力Ｃは次の論理式で与えられる。Ｃ−ＡＱ十ＢＱこの
たうにして、本発明による時刻信号発生回路では第１お
よび第２の分周器を校正信号の発生ごとに起動して切換
接続することにより校正信号により正しい時刻信号を発
生させることができる。

つまり第３図に示すに１からに２までのｎ ｓｅｃの間
に生じた誤差はに２の発生時点において完全に修正され
る。

次に第２図を中心にして校正信号発生時点における校正
量を表示する部分について詳細に説明する。

第２図８ａ 、８ｂはそれぞれ第１図に示す第１分周器
の出力Ａおよび第２分周器の出力Ｂに接続されている。

第１および第２の分周器の出力はそれぞれ微分回路によ
り微分されゲート９に供給される。

本発明による時刻表示回路は第１および第２の分周器の
出力を交互に出力に接続するが今まで接続されていた分
周器の分周動作をただちに休止させないようにしである
。

そして第２図に示した部分は校正信号が発生した後にお
いて校正信号が発生するまで出力に接続されていた分周
器の波形の最初の立上がりと、校正信号が発生した後に
出力に接続された分周器の最初の立上がり間の時間を測
定することにより、校正信号によりどれだけの修正が行
なわれたかを表示するようにしである。

またそれらの校正信号発生以後のそれらの波形の位相を
調べることにより、進んでいたものを修正したのか、遅
れていたのを修正したのかを表示できるようにしである
。

まず第３図において校正パルスに１が発生した場合につ
いて説明する。

Ｋ１が発生すると校正信号フリップフロップ２０のＱ出
力がＨになり、この出力端に接続されているフリップフ
ロップ１１ａがセントされるのでゲート１１ａは開くこ
とになる。

この状態において第２の分周器の出力Ｂの最初の立上が
り微分され、ゲート９，１０ａを介してフリップフロッ
プ１２ａをセントする。

続いて第１の分周器の立上がり時点が微分されゲート９
．１０ａを介してフリップフロップ’ｆ２ａに供給さヘ
フリツプフロツプ１２ａをリセットする。

１２ａがリセットされると、フリップフロップｌｌａが
リセットされ、ゲート１０ａは閉じ以後の微分波形はフ
リップフロップ１２ａに供給されない。

フリップフロップ１２ａが最初のパルスによりセットさ
れ、リセットされるまでの間ゲート１６が関き、カウン
タドライバ１７がゲート１６を介して供給される１６０
０Ｈｚの基準周波数をカウントし、７セグメントの表示
装置１８をドライブし、切換えられた分周器の立上がり
と校正信号に１ が発生するまで動作していた波形の立
上がり間の時間を表示する。

フリップフロップ１２ａがリセットされた時のＱ出力は
第１図に示す微分回路２３ａを介してフリップフロップ
２４ａをリセットしゲート１０を閉じて第１の分周器を
休止状態にする。

次に修正符号判別動作について述べる。

校正信号に１が発生すると、フリップフロップ２０の出
力ＱはＬレベルとなり、判別回路１３はに１の発生時点
以前は第１の分周器が出力に接続されており、以後第２
の分周器が出力に接続されたという情報が入力されたこ
とになる。

この状態においてフリップフロップ１２ａの出力発生時
点に第１の分周器の出力Ａが存在しないときは、第１の
分周器はおくれでいたのであるから正の修正（すすめ）
を行なった十の出力を送出し符号表示１４を点灯する。

次に校正信号に２が発生した時点における第２図の部分
動作を説明する。

校正信号に２が発生するとフリップフロップ２０のＱ出
力がＨレベルとなり、フリップフロップ１１ｂがセット
される。

したがってゲート９からの信号はゲート１０ｂを介して
フリップフロップ１２ｂに供給される。

校正信号が発生した時点からの最初の第１および第２の
分局器の出力の最初の立上がり時点において発生したパ
ルス、この場合においては第２の分周器の立上がりが先
となっていることによりフリップフロップ１２ｂがセッ
トされ、続いて現われる第１の分周器の立上がりによる
微分波形により。

フリップフロップ１２ｂはリセットされる。

その間第３図に示す１２ｂの間ゲート１６が開き、先に
説明したと同様に１６００Ｈ２の基準周波数がカウント
ドライバ１’Ｈこよりカウントされて表示素子１８に表
示を行なう。

またこのときの遅れ進みの極性判別はフリップフロップ
１２ｂにセットされた時点における第２の分周器の出力
の存否により、前述と同様に、判別回路１３？こより判
断される。

この場合？こはすすみを修正したことになるので、符号
表示１４により負の表示がなされる。

以上詳しく説明したように本発明による時刻信号発生装
置では校正信号に基づいて確実に時刻信号が発生させら
れるとともに校正信号発生時点における従前の時刻信号
の状態がどのようであったかを表示することができるの
で単に校正を行なうだけでなく校正の結果をデータとし
て残しておくこともでき極めて精密を要する測定などの
標準時刻として有効に利用することができる。

またどのような修正がどの方向で行なわれたという情報
が得られるので、この情報により、基準発振器の水晶振
動子の発振周波数の補正を行なうこさが可能になり、時
刻信号の修正量を極小にするよう？こすることができ、
時刻信号自身の精度をより一層高めることができるとい
う秀れた効果が得られる。

【図面の簡単な説明】

第１図および第２図は本発明による時刻信号発生回路の
実施例を示す回路、第３図は第１図および第２図中の記
号で示された部分の出力および信号波形図である。 １ ａ 、 １ ｂ−”入力ゲート、２ａ、３ａ、４ａ
。 ５ ａ−第１分周器、２ｂ 、 ３ｂ 、 ４ｂ 、
５ｂ−・・・・・第２分周器、６ａ、６ｂ、７・・・・
・・出力ゲート（接続回路）８ａ、８ｂ・・・・・・微
分回路、１０ａ。 １０ｂ・・・・・・ゲート、 １ １ ａ 、
１ ｌ ｂ＝ｓＲＦＦ１１２ａ、１２ｂ・・・・・
・ＦＦ１１３・・・・・・判別回路、１４・・・・・・
符号表示、１５・・・・・・ゲート、１６・・・・・・
クロックゲート、１７・・・・・・カウンタドライバ、
１８・・・・・・ディスプレイ、２０・・・・・・校正
信号ＦＦ、２１・・・・・・トランジスタ、２３ａ、２
３ｂ・・・・・・微分回路、２４ ａ 、 ２４ ｂ・
・・・・・入力ゲートＦＦ。

Claims (1)

1. 【特許請求の範囲】 １ 複数単位時間以上の間隔で校正信号を発生する校正
   信号発生器と、基準発振器と、前記基準発振器出力を分
   周して単位時間の１／２で反転する同一の分局率を持つ
   第１および第２の分周器と、前記基準発振器出力を前記
   第１および第２の分周器にそれぞれ接続する第１および
   第２の基準発振器出力接続ゲートと、前記第１および第
   ２の分周器出力を出力端にそれぞれ接続する第１および
   第２の分周器出力接続ゲートと、前記校正信号が発生す
   るたびに、前記基準発振器出力接続ゲートと分周器出力
   接続ゲートの第１の組と、前記基準発振器出力接続ゲー
   トと分周器出力接続ゲートの第２の組を交互に動作させ
   るとともに、前記接続をはずされた分周器を形成するカ
   ウンタの内容をリセットするゲート切り変え制御回路と
   から構成した時刻信号発生装置。 ２ 複数単位時間以上の間隔で校正信号を発生する校正
   信号発生器と、基準発振器と、前記基準発振器出力を分
   周して単位時間の１／２で反転する同一の分周率を持つ
   第１および第２の分周器と、前記基準発振器出力を前記
   第１および第２の分周器にそれぞれ接続する第１および
   第２の基準発振器出力接続ゲートと、前記第１および第
   ２の分周器出力を出力端にそれぞれ接続する第１および
   第２の分周器出力接続ゲートと、前記校正信号が発生す
   るたびに、前記基準発振器出力接続ゲートと分周器出力
   接続ゲートの第１の組と、前記基準発振器出力接続ゲー
   トと分周器出力接続ゲートの第２の組を交互に動作させ
   るとともに、前記接続をはずされた分周器を形成するカ
   ウンタの内容をリセットするゲート切り変え制御回路と
   、前記基準発振器の出力を表示装置に接続する表示用ゲ
   ートと、前記表示用ゲート出力を積算表示する校正量表
   示器と、進みまたは遅れの表示をする進みまたは遅れ表
   示装置と、第１および第２の分周器出力端に接続されて
   おり前記校正信号発生後の前記各分周器の反転時間の差
   から校正量と進み遅れを判定し前記差の期間前記表示用
   ゲートを作動させるとともに判定結果で前記進みまたは
   遅れ表示装置を駆動する判定回路とから構成した時刻信
   号発生装置。