JPS62135814A - 液晶マトリクス表示装置 - Google Patents
液晶マトリクス表示装置Info
- Publication number
- JPS62135814A JPS62135814A JP60277459A JP27745985A JPS62135814A JP S62135814 A JPS62135814 A JP S62135814A JP 60277459 A JP60277459 A JP 60277459A JP 27745985 A JP27745985 A JP 27745985A JP S62135814 A JPS62135814 A JP S62135814A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thickness
- diode
- row
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は非晶質シリコン等の薄膜ダイオードを能動素子
として用いたアクティブ・マトリクス方式の液晶マトリ
クス表示装置に関する。
として用いたアクティブ・マトリクス方式の液晶マトリ
クス表示装置に関する。
液晶を用いた平面表示装置はすでに実用化が進み、高密
度、大面積化に向かいつつある。高密度化のためには、
能動素子として、例えば薄膜トランジスタ＋ｆｌ膜ダイ
オード等を用いたアクティブ・マトリクス方式が存効で
あり種々の提案がなされている。この中で薄膜ダイオー
ドの順方向特性を用いこれを逆並列にリング状に接続さ
れたものを能動素子として使用したものが、最も簡単な
工程で製作でき、しかもＭＩＭ構造やバリスタ等が絶縁
膜の膜質、膜厚に影響を受は易いのに比較して、このダ
イオードリングは非常に安定な動作をすることが知られ
ている。 第２図にダイオードリングを用いた従来のアクティブ・
マトリクスの等価回路を示す、この図では、しきい値電
圧を高くするために打電ｉ３１．３２・・・と列電極４
１．４２・・・の間に、ダイオードを二段直列にし、こ
れらを逆並列に接続したダイオードリング２２を液晶２
１と直列接続して挿入する場合を示している。第３図は
従来用いられている液晶マトリクス表示装置を示し、第
３図＋ａｌは平面透視図、第３図（ｂｌはそのＡ−Ａ線
断面図である。ガラス板１上に形成された透明導電膜を
所望のパターンに切り出し、画素電極２と行１ｉｉ３を
形成する。この行電極３は第２図の３１．３２・・・と
等価である０次に非晶質シリコンより成るｐ−１−ｎダ
イオード５をクロム層６１．６２．６３でサンドインチ
した形心こ形成し、二段ダイオード５０とする。このク
ロム層はダイオードに光が入射し、光電流が発生するの
を防ぐ目的で形成される。従って確実な遮光効果を得る
ためにはその膜厚を５００Å以上にする必要がある。一
方非晶質シリコンダイオード４は厚さ５０００人程度７
あるので、二段ダイオードの全膜厚はＩＸｍ以上になる
。 さらに窒化シリコン膜を形成した後コンタクトホールを
抜いて絶ｉ１！１７とし、その上にアルミニウム等の配
線導体８を形成し、画素電極２とダイオードを接続する
。この二段ダイオードと同形状のもう一つの二段ダイオ
ード４０は画素電極２の上に形成され、配線導体８で行
電極３と接続されることにより第２図の２２と等価のダ
イオードリングができ上がる。 列電極は、別のガラス板上に条状の透明電極により形成
する０行電極、ダイオード等を形成した基板と列電極を
形成した基板とを向かい合わせて配置し、間に液晶を注
入することにより、表示装置ができ上がる。 ところで、二段ダイオードは前述したように１−以上の
高さになり、絶ａ膜７あるいは配線導体８を形成する際
、その段差のために断線、短絡等の故障が生じ易い、ま
たこのような故障を防ぐために４個のダイオードを平面
的に配置する方法もあるが、この場合にはダイオードの
占有面積が倍増するので、画素電極の占める面積の割合
（いわゆる開口率）が大幅に下がってしまい、明るくコ
ントラストの高い画面が得られないという欠点を生じて
いた。
度、大面積化に向かいつつある。高密度化のためには、
能動素子として、例えば薄膜トランジスタ＋ｆｌ膜ダイ
オード等を用いたアクティブ・マトリクス方式が存効で
あり種々の提案がなされている。この中で薄膜ダイオー
ドの順方向特性を用いこれを逆並列にリング状に接続さ
れたものを能動素子として使用したものが、最も簡単な
工程で製作でき、しかもＭＩＭ構造やバリスタ等が絶縁
膜の膜質、膜厚に影響を受は易いのに比較して、このダ
イオードリングは非常に安定な動作をすることが知られ
ている。 第２図にダイオードリングを用いた従来のアクティブ・
マトリクスの等価回路を示す、この図では、しきい値電
圧を高くするために打電ｉ３１．３２・・・と列電極４
１．４２・・・の間に、ダイオードを二段直列にし、こ
れらを逆並列に接続したダイオードリング２２を液晶２
１と直列接続して挿入する場合を示している。第３図は
従来用いられている液晶マトリクス表示装置を示し、第
３図＋ａｌは平面透視図、第３図（ｂｌはそのＡ−Ａ線
断面図である。ガラス板１上に形成された透明導電膜を
所望のパターンに切り出し、画素電極２と行１ｉｉ３を
形成する。この行電極３は第２図の３１．３２・・・と
等価である０次に非晶質シリコンより成るｐ−１−ｎダ
イオード５をクロム層６１．６２．６３でサンドインチ
した形心こ形成し、二段ダイオード５０とする。このク
ロム層はダイオードに光が入射し、光電流が発生するの
を防ぐ目的で形成される。従って確実な遮光効果を得る
ためにはその膜厚を５００Å以上にする必要がある。一
方非晶質シリコンダイオード４は厚さ５０００人程度７
あるので、二段ダイオードの全膜厚はＩＸｍ以上になる
。 さらに窒化シリコン膜を形成した後コンタクトホールを
抜いて絶ｉ１！１７とし、その上にアルミニウム等の配
線導体８を形成し、画素電極２とダイオードを接続する
。この二段ダイオードと同形状のもう一つの二段ダイオ
ード４０は画素電極２の上に形成され、配線導体８で行
電極３と接続されることにより第２図の２２と等価のダ
イオードリングができ上がる。 列電極は、別のガラス板上に条状の透明電極により形成
する０行電極、ダイオード等を形成した基板と列電極を
形成した基板とを向かい合わせて配置し、間に液晶を注
入することにより、表示装置ができ上がる。 ところで、二段ダイオードは前述したように１−以上の
高さになり、絶ａ膜７あるいは配線導体８を形成する際
、その段差のために断線、短絡等の故障が生じ易い、ま
たこのような故障を防ぐために４個のダイオードを平面
的に配置する方法もあるが、この場合にはダイオードの
占有面積が倍増するので、画素電極の占める面積の割合
（いわゆる開口率）が大幅に下がってしまい、明るくコ
ントラストの高い画面が得られないという欠点を生じて
いた。
本発明は、上述の欠点を除去し、配線導体の断線、短絡
を開口率の低下なしに防止した製造歩留りの高い液晶マ
トリクス表示装置を提供することを目的とする。
を開口率の低下なしに防止した製造歩留りの高い液晶マ
トリクス表示装置を提供することを目的とする。
本発明によれば、一面上に画素電極と行電極あるいは列
電極を形成した絶縁基板を対向させ、画素電極間に液晶
表示画素を備える液晶マトリクスの各基板上の画素電極
と行電極あるいは列電極上のほぼ対向する位置にそれぞ
れｍ膜ダイオードが形成され、両ダイオードは逆並列接
続されてその基板上の画素電極と行電極あるいは列電極
の間に接続されていることにより、ダイオードが一段と
なるので実質的な高さが半減して断線事故が防止され、
両基板のダイオードが重なり合うことにより開口率も低
下しないので上記の目的が達成される。
電極を形成した絶縁基板を対向させ、画素電極間に液晶
表示画素を備える液晶マトリクスの各基板上の画素電極
と行電極あるいは列電極上のほぼ対向する位置にそれぞ
れｍ膜ダイオードが形成され、両ダイオードは逆並列接
続されてその基板上の画素電極と行電極あるいは列電極
の間に接続されていることにより、ダイオードが一段と
なるので実質的な高さが半減して断線事故が防止され、
両基板のダイオードが重なり合うことにより開口率も低
下しないので上記の目的が達成される。
以下図を用いて本発明の実施例について説明する。各図
において前出の図と共通の部分には同一の符号が付され
ている。第４図は本発明による一実施例のダイオード部
分の断面図である。ガラス坂１上に電子ビーム蒸着法に
よりＩＴＯ（インジウムと錫の酸化物）を約７００人の
厚さに形成した後、フォトリソグラフィ法を用いてパタ
ーニングし画素電極２と行電極３ （あるいは列ｉ掻）
を形成する。クロム１１６１．６３は電子ビーム蒸着法
により約１０００人の厚さに形成している。その間の非
晶質シリコン層５はｐ−１−ｎ構造をしており、公知で
あるプラズマＣＶＤ法を用いて全膜厚５０００人に形成
する１次にフォトリソグラフィ法によりこのクロム層６
１．６３と非晶質シリコン層５をパターニングする。ク
ロムはＣＣｌ４＋Ｏ，混合ガス中のプラズマエツチング
により、また非晶質シリコン層はＣＦ４＋Ｑ、を用いて
エツチングする。 このようにして一段のダイオード５１を形成した後、窒
素とシランの混合ガス中のプラズマＣＶＤ法により、絶
縁１１１Ｊ７として窒化シリコン膜を約２００人の厚さ
に形成し、ダイオード上にコンタクトホールを形成する
。さらに配線導体８として、アルミニウムを蒸着法によ
り約２０００人の厚さに形成する。 本実施例の平面図は従来構造におけるのと全く同じで第
３図ｆａ＋に示した通りである。ただし列電極側の基板
も全く同様に製作したものを、裏がえして９０℃回転さ
せダイオードが向かい合う様に配置し、液晶を注入する
のである。第５図はこのようにして配置した基板の重な
り具合を示し、煩雑さをさけるために、画素電極２と行
電極３及び他の基板上の列を橿４それにダイオード５１
のみを示している。実線は行電極が形成しである基板を
、点線は列電極が形成しである基板をそれぞれ示してい
る０両方の画ｆ：電極１１は大部分が完全に重なり合い
、またダイオード５１はほとんど重なっている様子が判
る。つまり開口率は従来法と比較してほとんど変化しな
いのである。 第１図は本実施例の等価回路を示している０行電極基板
上のダイオードリング２３は行電極３１．３２・・・に
、列電極基板上のダイオードリング２４は列電極４１．
４２・・・に接続されている０両ダイオードリングの間
に液晶表示画素２１が接続されている０行電極１列ｉｓ
間の二端子回路は、第２図に示した従来構造のものと全
く等価であり、機能は変わりないということを示してい
る。 本実施例によれば断線あるいは短絡による不良発生は大
幅に低減した０例えば５００行、５００列で２５万個の
ダイオードリング、つまり５０万個のダイオードの場合
、従来の二段ダイオードでは不良ダイオードの数は５０
個ないし３０００個生じていた。５００個までの不良を
許容すれば歩留りは３０％程度であった。一方、本実施
例の場合、不良ダイオードの全く無いものが６０％以上
にも達し、５００個までの不良を許容した場合９５％の
歩留りが得られた。ただ本発明ではダイオードを搭載し
た基板を二枚用いるので、総合的な歩留りは９０％程度
である。 この不良率低減の原因は、ダイオードの段差が約半分に
なったので肩の部分での絶縁Ｍ１．配線導体８の切断事
故による短絡及び断線が大幅に減少したことに他ならな
い。 以上の実施例の説明では、特定の材料を例に取って説明
したが、本発明の意図に反しない限りこれらに限定され
るものではない０例えば画素電極。 行電極および列電極の材料はＩＴＯに限られたものでは
な（、透明で導電性の高いものであれば良い、またダイ
オードも非晶質シリコンのｐ−ｔ−ｎ接合によるものに
限らず、シッントキー接合ダイオード、あるいは他の材
料を用いたダイオードでも良い、さらに、光電流が発生
し難い接合材料であれば遮光のためのクロム層を省略出
来ることはいうまでもない。 また本実施例では行電極を設けた基板と列電極を設けた
基板は同一のものを使用していたが、画素が正方形でな
い場合、あるいは異なる数の行と列が必要な場合には各
々のパターンを設計すれば良い、またダイオードの直列
数は二段に限定されずそれ以上の多段の場合にも適用出
来る。 【発明の効果］ 本発明は、アクティブ・マトリクス方式の液晶表示画素
に直列に接続される能動素子として、薄膜ダイオードリ
ングを複数段直列接続して行電極と列電極の間に挿入す
る液晶マトリクス表示装置におけるダイオードを、従来
のように一方の基板上でなく行電極の基板と列電極の基
板上に分割配置するものである。これにより多段積層ダ
イオードを用いる場合に比してダイオードの実効的高さ
が半分あるいはそれ以下となり、段差が小さくなるため
、断線、短絡等の不良発生が大幅に減少し、しかも開口
率の低下も抑えることができる。
において前出の図と共通の部分には同一の符号が付され
ている。第４図は本発明による一実施例のダイオード部
分の断面図である。ガラス坂１上に電子ビーム蒸着法に
よりＩＴＯ（インジウムと錫の酸化物）を約７００人の
厚さに形成した後、フォトリソグラフィ法を用いてパタ
ーニングし画素電極２と行電極３ （あるいは列ｉ掻）
を形成する。クロム１１６１．６３は電子ビーム蒸着法
により約１０００人の厚さに形成している。その間の非
晶質シリコン層５はｐ−１−ｎ構造をしており、公知で
あるプラズマＣＶＤ法を用いて全膜厚５０００人に形成
する１次にフォトリソグラフィ法によりこのクロム層６
１．６３と非晶質シリコン層５をパターニングする。ク
ロムはＣＣｌ４＋Ｏ，混合ガス中のプラズマエツチング
により、また非晶質シリコン層はＣＦ４＋Ｑ、を用いて
エツチングする。 このようにして一段のダイオード５１を形成した後、窒
素とシランの混合ガス中のプラズマＣＶＤ法により、絶
縁１１１Ｊ７として窒化シリコン膜を約２００人の厚さ
に形成し、ダイオード上にコンタクトホールを形成する
。さらに配線導体８として、アルミニウムを蒸着法によ
り約２０００人の厚さに形成する。 本実施例の平面図は従来構造におけるのと全く同じで第
３図ｆａ＋に示した通りである。ただし列電極側の基板
も全く同様に製作したものを、裏がえして９０℃回転さ
せダイオードが向かい合う様に配置し、液晶を注入する
のである。第５図はこのようにして配置した基板の重な
り具合を示し、煩雑さをさけるために、画素電極２と行
電極３及び他の基板上の列を橿４それにダイオード５１
のみを示している。実線は行電極が形成しである基板を
、点線は列電極が形成しである基板をそれぞれ示してい
る０両方の画ｆ：電極１１は大部分が完全に重なり合い
、またダイオード５１はほとんど重なっている様子が判
る。つまり開口率は従来法と比較してほとんど変化しな
いのである。 第１図は本実施例の等価回路を示している０行電極基板
上のダイオードリング２３は行電極３１．３２・・・に
、列電極基板上のダイオードリング２４は列電極４１．
４２・・・に接続されている０両ダイオードリングの間
に液晶表示画素２１が接続されている０行電極１列ｉｓ
間の二端子回路は、第２図に示した従来構造のものと全
く等価であり、機能は変わりないということを示してい
る。 本実施例によれば断線あるいは短絡による不良発生は大
幅に低減した０例えば５００行、５００列で２５万個の
ダイオードリング、つまり５０万個のダイオードの場合
、従来の二段ダイオードでは不良ダイオードの数は５０
個ないし３０００個生じていた。５００個までの不良を
許容すれば歩留りは３０％程度であった。一方、本実施
例の場合、不良ダイオードの全く無いものが６０％以上
にも達し、５００個までの不良を許容した場合９５％の
歩留りが得られた。ただ本発明ではダイオードを搭載し
た基板を二枚用いるので、総合的な歩留りは９０％程度
である。 この不良率低減の原因は、ダイオードの段差が約半分に
なったので肩の部分での絶縁Ｍ１．配線導体８の切断事
故による短絡及び断線が大幅に減少したことに他ならな
い。 以上の実施例の説明では、特定の材料を例に取って説明
したが、本発明の意図に反しない限りこれらに限定され
るものではない０例えば画素電極。 行電極および列電極の材料はＩＴＯに限られたものでは
な（、透明で導電性の高いものであれば良い、またダイ
オードも非晶質シリコンのｐ−ｔ−ｎ接合によるものに
限らず、シッントキー接合ダイオード、あるいは他の材
料を用いたダイオードでも良い、さらに、光電流が発生
し難い接合材料であれば遮光のためのクロム層を省略出
来ることはいうまでもない。 また本実施例では行電極を設けた基板と列電極を設けた
基板は同一のものを使用していたが、画素が正方形でな
い場合、あるいは異なる数の行と列が必要な場合には各
々のパターンを設計すれば良い、またダイオードの直列
数は二段に限定されずそれ以上の多段の場合にも適用出
来る。 【発明の効果］ 本発明は、アクティブ・マトリクス方式の液晶表示画素
に直列に接続される能動素子として、薄膜ダイオードリ
ングを複数段直列接続して行電極と列電極の間に挿入す
る液晶マトリクス表示装置におけるダイオードを、従来
のように一方の基板上でなく行電極の基板と列電極の基
板上に分割配置するものである。これにより多段積層ダ
イオードを用いる場合に比してダイオードの実効的高さ
が半分あるいはそれ以下となり、段差が小さくなるため
、断線、短絡等の不良発生が大幅に減少し、しかも開口
率の低下も抑えることができる。
第１図は本発明の一実施例の等価回路図、第２図は従来
の液晶マトリクス表示装置の等価回路図、第３図は従来
の液晶マトリクス装置を示し、（、＋１は行電極基板の
平面透視図、 （ｂｌは＋ａｌのＡ−Ａ線斜視図、第４
図は本発明の一実施例のダイオード部断面図、ｉ５図は
本発明の一実施例の平面透視図である。 １ニガラス板、２：ｉｈｉ素電橿、３．３１．３２：行
電極、４．４１．４２：列電極、５ ： ａ−５ｉ層、
５１：ダイオード、６１．６３ ： ＣｒＪｆｆｌ、７
：絶縁膜、８：配線導体、２１：液晶表示画素、２３．
２４：ダイオードリング。 石ｉ 第１図 第２図 第３図
の液晶マトリクス表示装置の等価回路図、第３図は従来
の液晶マトリクス装置を示し、（、＋１は行電極基板の
平面透視図、 （ｂｌは＋ａｌのＡ−Ａ線斜視図、第４
図は本発明の一実施例のダイオード部断面図、ｉ５図は
本発明の一実施例の平面透視図である。 １ニガラス板、２：ｉｈｉ素電橿、３．３１．３２：行
電極、４．４１．４２：列電極、５ ： ａ−５ｉ層、
５１：ダイオード、６１．６３ ： ＣｒＪｆｆｌ、７
：絶縁膜、８：配線導体、２１：液晶表示画素、２３．
２４：ダイオードリング。 石ｉ 第１図 第２図 第３図
Claims (1)
- １）一面上に画素電極と行電極あるいは列電極を形成し
た絶縁基板が対向し、画素電極間に液晶表示画素を備え
、各基板上の画素電極と行電極あるいは列電極上のほぼ
対向する位置にそれぞれ薄膜ダイオードが形成され、両
ダイオードは逆並列接続されて該基板上の画素電極と行
電極あるいは列電極の間に接続されたことを特徴とする
液晶マトリクス表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277459A JPS62135814A (ja) | 1985-12-10 | 1985-12-10 | 液晶マトリクス表示装置 |
| US06/939,616 US4709992A (en) | 1985-12-10 | 1986-12-09 | Liquid crystal matrix display device having opposed diode rings on substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60277459A JPS62135814A (ja) | 1985-12-10 | 1985-12-10 | 液晶マトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62135814A true JPS62135814A (ja) | 1987-06-18 |
Family
ID=17583880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60277459A Pending JPS62135814A (ja) | 1985-12-10 | 1985-12-10 | 液晶マトリクス表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4709992A (ja) |
| JP (1) | JPS62135814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410164A (en) * | 1989-01-18 | 1995-04-25 | Sharp Kabushimi Kaisha | Display electrode substrate |
| US7910925B2 (en) * | 2007-10-29 | 2011-03-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method of manufacturing the same |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8601373A (nl) * | 1986-05-29 | 1987-12-16 | Philips Nv | Weergeefinrichting met verbeterde aansturing. |
| JP2816549B2 (ja) * | 1986-10-22 | 1998-10-27 | セイコーインスツルメンツ株式会社 | 電気光学装置 |
| JPS63281134A (ja) * | 1987-05-13 | 1988-11-17 | Fuji Electric Co Ltd | アクティブマトリックス形表示パネル |
| NL8701420A (nl) * | 1987-06-18 | 1989-01-16 | Philips Nv | Weergeefinrichting en werkwijze voor het besturen van een dergelijke weergeefinrichting. |
| JPS6450028A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Thin film transistor substrate |
| GB2213304A (en) * | 1987-12-07 | 1989-08-09 | Philips Electronic Associated | Active matrix address display systems |
| JPH01161316A (ja) * | 1987-12-18 | 1989-06-26 | Sharp Corp | 液晶表示装置の検査方法 |
| GB2219682A (en) * | 1988-06-10 | 1989-12-13 | Philips Electronic Associated | Matrix display device |
| JPH02137366A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
| NL8802997A (nl) * | 1988-12-07 | 1990-07-02 | Philips Nv | Weergeefinrichting. |
| NL8900521A (nl) * | 1989-03-03 | 1990-10-01 | Philips Nv | Schakeleenheid ten behoeve van een weergeefinrichting en weergeefinrichting voorzien van een dergelijke schakeleenheid. |
| NL8902206A (nl) * | 1989-09-01 | 1991-04-02 | Philips Nv | Weergeefinrichting. |
| NL8902421A (nl) * | 1989-09-29 | 1991-04-16 | Philips Nv | Weergeefinrichting. |
| NL9000290A (nl) * | 1990-02-07 | 1991-09-02 | Philips Nv | Weergeefinrichting. |
| US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
| CN1095090C (zh) * | 1994-05-31 | 2002-11-27 | 株式会社半导体能源研究所 | 一种有源矩阵型液晶显示器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4413883A (en) * | 1979-05-31 | 1983-11-08 | Northern Telecom Limited | Displays controlled by MIM switches of small capacitance |
| FR2505070B1 (fr) * | 1981-01-16 | 1986-04-04 | Suwa Seikosha Kk | Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage |
| JPS57204592A (en) * | 1981-06-11 | 1982-12-15 | Sony Corp | Two-dimensional address device |
| US4666252A (en) * | 1984-06-29 | 1987-05-19 | Energy Conversion Devices, Inc. | High yield liquid crystal display and method of making same |
-
1985
- 1985-12-10 JP JP60277459A patent/JPS62135814A/ja active Pending
-
1986
- 1986-12-09 US US06/939,616 patent/US4709992A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410164A (en) * | 1989-01-18 | 1995-04-25 | Sharp Kabushimi Kaisha | Display electrode substrate |
| US7910925B2 (en) * | 2007-10-29 | 2011-03-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US4709992A (en) | 1987-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62135814A (ja) | 液晶マトリクス表示装置 | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US4933296A (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| US5193017A (en) | Reflective-type active matrix liquid crystal display device | |
| KR20030087682A (ko) | 수직 배향형 액정 표시 장치 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
| JPH04313729A (ja) | 液晶表示装置 | |
| US4929569A (en) | Method of fabricating amorphous silican diode addressed liquid crystal display | |
| US6356319B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US5061040A (en) | Liquid crystal displays operated by amorphous silicon alloy diodes | |
| EP0266252B1 (fr) | Ecran de visualisation électrooptique à transistors de commande et procédé de réalisation | |
| US5856853A (en) | Short circuit preventing film of liquid crystal electro-optical device and manufacturing method thereof | |
| JPH01216319A (ja) | 表示パネル内組み込み薄膜素子 | |
| EP0150798B1 (en) | Liquid crystal displays operated by amorphous silicon alloy diodes | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| EP0521565B1 (en) | Semiconductor device and method of manufacturing same, display device provided with such a semiconductor device | |
| JP3375731B2 (ja) | 液晶表示装置およびその製法 | |
| JPH10104660A (ja) | 液晶表示装置 | |
| JPS63124034A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| KR920007788B1 (ko) | 박막트랜지스터 | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPS61134786A (ja) | 表示装置 | |
| JPH01291218A (ja) | アクティブマトリクス基板 | |
| JPS62232619A (ja) | マトリクス型表示装置 |