JPS62133381A - 電子時計 - Google Patents
電子時計Info
- Publication number
- JPS62133381A JPS62133381A JP60273613A JP27361385A JPS62133381A JP S62133381 A JPS62133381 A JP S62133381A JP 60273613 A JP60273613 A JP 60273613A JP 27361385 A JP27361385 A JP 27361385A JP S62133381 A JPS62133381 A JP S62133381A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- signal
- data
- writing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔崖業十の利用分野〕
本発明は電子時計に伴り、特に電子時計の動作プログラ
ムの記憶素子（ＢＰ−ＲＯＭ）に関するものである。
ムの記憶素子（ＢＰ−ＲＯＭ）に関するものである。
本発明は電子時計の動作プログラムの記憶素子において
、ＢＰ−ＲＯＭな用い、さらに外部書込み装置からＩＰ
−ＲＯＭへプログラム書き込入髪可能とする几め入力ポ
ートを設け、Ｓ積回路だよる１チップ構成？とることに
より、電子時計組入立て工程において電子回路部実装後
のプログラム書き込２ＬＩ？゛可卵としたものである。
、ＢＰ−ＲＯＭな用い、さらに外部書込み装置からＩＰ
−ＲＯＭへプログラム書き込入髪可能とする几め入力ポ
ートを設け、Ｓ積回路だよる１チップ構成？とることに
より、電子時計組入立て工程において電子回路部実装後
のプログラム書き込２ＬＩ？゛可卵としたものである。
従来の電子時計の動作プログラム記憶素子は。
電子回路部シワンチップエＣでＳ成する友め、工Ｃ製作
時にプｐグラムｈ’−決定され、以後のプログラム変更
つまり電子時計の仕様変更が不可能であつ几。
時にプｐグラムｈ’−決定され、以後のプログラム変更
つまり電子時計の仕様変更が不可能であつ几。
〔発明が解決しようとする間曙点及び目的〕ＩＣを製作
する時点で電子時計の動作プログラムの書き込みが終了
する場合、 ■ 開発コストを考慮し九とき、大ＩＫ生産しないとコ
スト高になる几め電子時計の少借受注に対応できない。
する時点で電子時計の動作プログラムの書き込みが終了
する場合、 ■ 開発コストを考慮し九とき、大ＩＫ生産しないとコ
スト高になる几め電子時計の少借受注に対応できない。
■ ＲＯＭのマスクシプログラム変更に応じて製作する
念め納期短縮が困難である。
念め納期短縮が困難である。
■ 大量生産のため、電子時計側々のオリジナリテイ−
を持たせるのが難しい。
を持たせるのが難しい。
という問題点を有する。そこで本発明はこのような問題
点な解決する念めのものである。
点な解決する念めのものである。
本発明の電子時計は。
α）発撮部、電子回路部、エネルギ供給部、表示部より
構成され、電子回路部からの信号に基づいて時刻表示を
行なう電子時計において、ｂ）電子時計な動作させるプ
ログラムな記憶する之めの書き変え可能な記憶素子（Ｈ
Ｐ−ＲＯＭ）とＣ）外部書き込み装置から、プログラム
入力するための書き込みボートを備え、 ｄ）集積回路による１チップ構成シとることを特徴とす
る。
構成され、電子回路部からの信号に基づいて時刻表示を
行なう電子時計において、ｂ）電子時計な動作させるプ
ログラムな記憶する之めの書き変え可能な記憶素子（Ｈ
Ｐ−ＲＯＭ）とＣ）外部書き込み装置から、プログラム
入力するための書き込みボートを備え、 ｄ）集積回路による１チップ構成シとることを特徴とす
る。
１１図は、本発明における電子時計の基本的な構成な示
したものである。１からエネルギーの供給を受け、２の
発振部からの標準信号を得ることにより、３の電子回路
部が動作し駆動信号ｈＺ ａの表示部へ送られるという
＊成になっている。
したものである。１からエネルギーの供給を受け、２の
発振部からの標準信号を得ることにより、３の電子回路
部が動作し駆動信号ｈＺ ａの表示部へ送られるという
＊成になっている。
次Ｋｆｌ１２図において、箪１図に示した３の電子回路
部の構成な示す。５０ＫＰ−ＲＯＭにプログラム−デー
タを格納する。６のプログラムカウンタはページ部分と
、ステップ部分より構成されＲＯＭのアドレスを指定す
る。７のスタックレジスタはサブルーチンコール命令後
のリターンアドレスな格納する。８のインストラクショ
ンレジスタはＲＯＭから出力されるインストラクション
を格納する。９のインストラクションデコーダは、８に
格納され次インストラクションなデコードしコントロー
ル信号な作る。１０のＲＡＭけデータメモリ、セグメン
トメモリ、出力メモリ、ＣＰＵコントロールメモリとで
構成される。１１．１２のＸ。
部の構成な示す。５０ＫＰ−ＲＯＭにプログラム−デー
タを格納する。６のプログラムカウンタはページ部分と
、ステップ部分より構成されＲＯＭのアドレスを指定す
る。７のスタックレジスタはサブルーチンコール命令後
のリターンアドレスな格納する。８のインストラクショ
ンレジスタはＲＯＭから出力されるインストラクション
を格納する。９のインストラクションデコーダは、８に
格納され次インストラクションなデコードしコントロー
ル信号な作る。１０のＲＡＭけデータメモリ、セグメン
トメモリ、出力メモリ、ＣＰＵコントロールメモリとで
構成される。１１．１２のＸ。
ＹレジスタＶｉＲＡＭの７ドレス指定に用いる。１３の
ＡＬＵＦｉ並列演算回路で、加算、減算、ＡＮＤ、ＯＲ
１比較を行なう。１４のテンポラリレジスタけＡＬＵの
入力？ラッチする。１５のＡ、ＢレジスタはＡＬＵの演
算結果を格納する。１６のＪ。
ＡＬＵＦｉ並列演算回路で、加算、減算、ＡＮＤ、ＯＲ
１比較を行なう。１４のテンポラリレジスタけＡＬＵの
入力？ラッチする。１５のＡ、ＢレジスタはＡＬＵの演
算結果を格納する。１６のＪ。
Ｋ、Ｌレジスタは汎用レジスタである。１７のキーレジ
スタは入力レジスタである。１８はキー割込処理の之め
のコ・／トロール信号な作る。１９け千−人力による再
起動制御４行な５．２０はシステムクロッ７４作る。２
１けシステムのマシンサイクルをカウントする。２２は
発振器シ内蔵し、外部に水晶撮動子、ゲート容！？接続
することにより発振周波ａｔ得る。２３け分局回路であ
り、各種制御クロック？作る。２４けＬＣＤのコモンド
ライバーである。２５はＬＣＤのセグメントドライバで
ある。２６け昇圧回路である。
スタは入力レジスタである。１８はキー割込処理の之め
のコ・／トロール信号な作る。１９け千−人力による再
起動制御４行な５．２０はシステムクロッ７４作る。２
１けシステムのマシンサイクルをカウントする。２２は
発振器シ内蔵し、外部に水晶撮動子、ゲート容！？接続
することにより発振周波ａｔ得る。２３け分局回路であ
り、各種制御クロック？作る。２４けＬＣＤのコモンド
ライバーである。２５はＬＣＤのセグメントドライバで
ある。２６け昇圧回路である。
次に第３図にＫＰ−ＲＯＭの構成な示す。２７゜２Ｅ１
，２９は各々外部書込装置からのコントａ−左信号、ア
ドレス信号、データ信号のバスである。
，２９は各々外部書込装置からのコントａ−左信号、ア
ドレス信号、データ信号のバスである。
３０けコンロールバス上のコントロール８号により、Ｅ
Ｐ−ＲＯＭのプログラム及び読み出し８−する友めの制
御回路である。５１．３２はアドレス及びデータのバッ
ファである。アドレス信号により指定された３３のメモ
リセル上へデータな書縫込み読入出しｈ；できる。ここ
で２７．２８．２９のバス士へ外部から信号な乗せるこ
とな可能とする交め。
Ｐ−ＲＯＭのプログラム及び読み出し８−する友めの制
御回路である。５１．３２はアドレス及びデータのバッ
ファである。アドレス信号により指定された３３のメモ
リセル上へデータな書縫込み読入出しｈ；できる。ここ
で２７．２８．２９のバス士へ外部から信号な乗せるこ
とな可能とする交め。
３４の入カボート？設ける。その入力ポート？通じて外
部書き込；ＬＬ＠置から信号な引き入れプログラム入力
を行なう６ ３０のコントロール回路へ２７のコントロールバスな通
じプログラムモード信号？送ることにより、そのプログ
ラムモード中にＲＯＭに送られ之データｈｔ記憶される
。書舞込み装置からのプログラム転送終了後、＠き込み
装置？入力ポートより切り離しシステムリセットと同時
にコントロールバス上のモードはリードモードとなる。
部書き込；ＬＬ＠置から信号な引き入れプログラム入力
を行なう６ ３０のコントロール回路へ２７のコントロールバスな通
じプログラムモード信号？送ることにより、そのプログ
ラムモード中にＲＯＭに送られ之データｈｔ記憶される
。書舞込み装置からのプログラム転送終了後、＠き込み
装置？入力ポートより切り離しシステムリセットと同時
にコントロールバス上のモードはリードモードとなる。
以後、本発明の電子時計はプログラムされ７ｔＲＯＭＶ
Ｃ従い動作するのだが１本発明のようにプログラム記憶
素子としてＥＰ−ＲＯＭ ’￥用いることてより第２図
で示した電子回路部の基本構成？変更することなしに、
またＲＯＭ内容変更に伴なう新マづり開発なしに電子時
計の仕様変更が可能となる。
Ｃ従い動作するのだが１本発明のようにプログラム記憶
素子としてＥＰ−ＲＯＭ ’￥用いることてより第２図
で示した電子回路部の基本構成？変更することなしに、
またＲＯＭ内容変更に伴なう新マづり開発なしに電子時
計の仕様変更が可能となる。
ざらに、第２図には本発明における電子回路部の構成の
一例を示したわけだが、アラームドライバ、ランプドラ
イバ、アウトプットドライバ、ドツトドライバ等を設け
ることによりシステムアップが可能となりＥＰ−ＲＯＭ
を用いたＩＣな使用することＫよる活用範囲ｈ＝増大す
る。
一例を示したわけだが、アラームドライバ、ランプドラ
イバ、アウトプットドライバ、ドツトドライバ等を設け
ることによりシステムアップが可能となりＥＰ−ＲＯＭ
を用いたＩＣな使用することＫよる活用範囲ｈ＝増大す
る。
以上に述べたよ５に未発明によれば、電子時計の動作プ
ログラム記憶素子としてＥＰ−ＲＯＭを用い、外部書き
通入装置によるプログラム入力を可能とする之めの書き
込みボートを備えることにより、を子時計組み立て工程
において電子回路プルツク実装段階におけるプログラム
書き込みが可能となる。その効果として以下のことな有
する。
ログラム記憶素子としてＥＰ−ＲＯＭを用い、外部書き
通入装置によるプログラム入力を可能とする之めの書き
込みボートを備えることにより、を子時計組み立て工程
において電子回路プルツク実装段階におけるプログラム
書き込みが可能となる。その効果として以下のことな有
する。
■ 少量受注に対応できる。
■ 三Ｐ−ＲＯＭへの動作プログラム書き通人工程は、
電子回路ブロック組入室て後で良い之め、マスクＲＯＭ
ｔ用いた場合と比べ回路ブロック組み立て工穆分、及び
マスクＦＩＯＭのマスク製作工程分、納期を短縮するこ
とｈｉできる。
電子回路ブロック組入室て後で良い之め、マスクＲＯＭ
ｔ用いた場合と比べ回路ブロック組み立て工穆分、及び
マスクＦＩＯＭのマスク製作工程分、納期を短縮するこ
とｈｉできる。
■ プログラム作製の自由度が大きくなる几め。
オリジナリテイ−に富んだ電子時計の作製ｈｔ可能とな
る。
る。
■ 新機種開発時において、マスク開発の危険性＾；な
いため、高ｌＩＩ昨電子時計への展開ｈ；可卵であり、
市場テスト用として活用できる。
いため、高ｌＩＩ昨電子時計への展開ｈ；可卵であり、
市場テスト用として活用できる。
第１図は電子時計の基本的な構成のブロック図。
第２図は、ＥＰ−ＲＯＭを動作プログラム記憶素子とし
て用いた電子時計回路部のブロック図。 １１Ｅ３図は、第２図の５に示し７ｔ Ｉ！！Ｐ−ＲＯ
Ｍの構成図である。 ２７・・・・・・コントロールノ（ス ２８・・・・・・アドレスバス ２９・・・・・・データバス ３０・・曲コントロール回路 ３１・・・・・・アドレスバッファ ３２・・・・・・データバッファ ３３・・・・・・メモリセル
て用いた電子時計回路部のブロック図。 １１Ｅ３図は、第２図の５に示し７ｔ Ｉ！！Ｐ−ＲＯ
Ｍの構成図である。 ２７・・・・・・コントロールノ（ス ２８・・・・・・アドレスバス ２９・・・・・・データバス ３０・・曲コントロール回路 ３１・・・・・・アドレスバッファ ３２・・・・・・データバッファ ３３・・・・・・メモリセル
Claims (1)
- 【特許請求の範囲】 ａ）発振部、電子回路部、エネルギ供給部、表示部より
構成され、電子回路部からの信号に基づいて時刻表示を
行なう電子時計において、 ｂ）電子時計を動作させるプログラムを記憶するための
電気的に書き込み可能な記憶素子と、ｃ）外部書き込み
装置から、プログラム入力するための書き込みポートを
備え、 ｄ）集積回路による１チップ構成をとることを特徴とす
る電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273613A JPS62133381A (ja) | 1985-12-05 | 1985-12-05 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273613A JPS62133381A (ja) | 1985-12-05 | 1985-12-05 | 電子時計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133381A true JPS62133381A (ja) | 1987-06-16 |
Family
ID=17530183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273613A Pending JPS62133381A (ja) | 1985-12-05 | 1985-12-05 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133381A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600096A (en) * | 1994-09-27 | 1997-02-04 | The Whitaker Corporation | Mechanical connector splice for cable |
| US5683273A (en) * | 1996-07-24 | 1997-11-04 | The Whitaker Corporation | Mechanical splice connector for cable |
| US6350397B1 (en) | 1999-03-10 | 2002-02-26 | Aspen Research Corporation | Optical member with layer having a coating geometry and composition that enhance cleaning properties |
-
1985
- 1985-12-05 JP JP60273613A patent/JPS62133381A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600096A (en) * | 1994-09-27 | 1997-02-04 | The Whitaker Corporation | Mechanical connector splice for cable |
| US5683273A (en) * | 1996-07-24 | 1997-11-04 | The Whitaker Corporation | Mechanical splice connector for cable |
| US6350397B1 (en) | 1999-03-10 | 2002-02-26 | Aspen Research Corporation | Optical member with layer having a coating geometry and composition that enhance cleaning properties |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361392A (en) | Digital computing system with low power mode and special bus cycle therefor | |
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| US5133057A (en) | Co-processor for control setting an internal flag register operation mode which controlled a main processor execution mode in a multi-processor system | |
| US4926318A (en) | Micro processor capable of being connected with a coprocessor | |
| JPS62133381A (ja) | 電子時計 | |
| CN102323766B (zh) | 一种智能玩具控制芯片 | |
| JPH0310306A (ja) | マイクロプロセッサ | |
| EP0333231B1 (en) | Microcomputer system capable of accessing to memory at high speed | |
| JPS60189047A (ja) | デ−タ処理装置 | |
| JPH05233844A (ja) | マイクロコンピュータ | |
| JPS59739A (ja) | マイクロプログラム処理装置における時間保障方式 | |
| JP2784001B2 (ja) | プログラマブルコントローラの命令処理回路 | |
| JPS6079431A (ja) | プログラマブルコントローラのパイプライン処理方法 | |
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| US4516862A (en) | Electronic timepiece having address designation circuits of ROM and RAM | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPS578851A (en) | Parallel processing system | |
| JPS6235142B2 (ja) | ||
| JPS608470B2 (ja) | 計時方式 | |
| JPH0319578B2 (ja) | ||
| JPH0434475Y2 (ja) | ||
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| US7003543B2 (en) | Sticky z bit | |
| JPH04255028A (ja) | マイクロプロセッサ | |
| JPH039438A (ja) | 診断用回路 |