JPS62131777A - モ−タ速度制御装置 - Google Patents
モ−タ速度制御装置Info
- Publication number
- JPS62131777A JPS62131777A JP60267847A JP26784785A JPS62131777A JP S62131777 A JPS62131777 A JP S62131777A JP 60267847 A JP60267847 A JP 60267847A JP 26784785 A JP26784785 A JP 26784785A JP S62131777 A JPS62131777 A JP S62131777A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- motor
- counter
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は間歇的に電力を印加してモータの速度制御する
速度制御装置の回路構成に関する。
速度制御装置の回路構成に関する。
第８図が本発明に関連した間歇的に電力を印加してモー
タの回転速度を制御する従来の回路構成の１０ツク図を
示す。＠ａ図で、１は制御対象のモータ、２はモータ１
の１回転に２０〜２００発程のモータの回転角、又は速
度に対応した信号を放出するエンコーダである。
タの回転速度を制御する従来の回路構成の１０ツク図を
示す。＠ａ図で、１は制御対象のモータ、２はモータ１
の１回転に２０〜２００発程のモータの回転角、又は速
度に対応した信号を放出するエンコーダである。
３は発振器で分局器４で分局して所定のクロックφ。を
発生する。５はクロック盃＠を計数してモータ１の目標
速度に対応した基準周期信号φ８を作るカウンタで、○
にはクロックφ。の入力端子、Ｏａは所定の計数値にな
ると信号φ８を放出するキャリ端子である。６は位相比
較器であるＲ−Ｓフリップ・フロップ（リセット・セッ
トフリップ・７０ツブ）で信号φ６でセット、エンコー
ダ２の信号の前縁、又は後縁をクロックφ０で検出する
エンコーダ２の信号を巾の短いパルス信号φＲも変換す
るパルス成形器７でリセットされるＲ−ｉ９７リツプ・
７０ツグ６は、信号φＳとφ２の位相差を出力端子Ｑ１
上に放出してモータ１を付勢する。モータ１の回転速度
が上ると位相差が小になり付勢電力を増加せしめて所定
の回転速度を得るのである。又速度変更するには分局器
４の分局比を変更してクロックφＧの周波数変更、カウ
ンタ５の計数値の変更等で実行して信号φＳの周期を変
更すれば良い。
発生する。５はクロック盃＠を計数してモータ１の目標
速度に対応した基準周期信号φ８を作るカウンタで、○
にはクロックφ。の入力端子、Ｏａは所定の計数値にな
ると信号φ８を放出するキャリ端子である。６は位相比
較器であるＲ−Ｓフリップ・フロップ（リセット・セッ
トフリップ・７０ツブ）で信号φ６でセット、エンコー
ダ２の信号の前縁、又は後縁をクロックφ０で検出する
エンコーダ２の信号を巾の短いパルス信号φＲも変換す
るパルス成形器７でリセットされるＲ−ｉ９７リツプ・
７０ツグ６は、信号φＳとφ２の位相差を出力端子Ｑ１
上に放出してモータ１を付勢する。モータ１の回転速度
が上ると位相差が小になり付勢電力を増加せしめて所定
の回転速度を得るのである。又速度変更するには分局器
４の分局比を変更してクロックφＧの周波数変更、カウ
ンタ５の計数値の変更等で実行して信号φＳの周期を変
更すれば良い。
次に第９図で第８図の制御特性を脱刷する。図中、ＤＲ
ｖはモータ１の付勢信号を表す。第９（α）図は正しく
速度制御されてモータ１が円滑に回転している場合を示
す。ｔｌＸ９ｃｂ）図は平均回転速度は一定であるが、
信号φ♂の２局期毎に回転に揺動ある場合である。第９
（Ｃ）図は所定の回転の２倍速になる例を示す。
ｖはモータ１の付勢信号を表す。第９（α）図は正しく
速度制御されてモータ１が円滑に回転している場合を示
す。ｔｌＸ９ｃｂ）図は平均回転速度は一定であるが、
信号φ♂の２局期毎に回転に揺動ある場合である。第９
（Ｃ）図は所定の回転の２倍速になる例を示す。
揺動する理由は、第８図では制御作用をする流体損失が
小さい回転速度が低い場合に起るのであるが、一旦位相
差が大となると過付勢となり、次の周期では位相差が縮
まり分度は過小付勢となり次の周期で再び位相差が大と
なり過付勢となる繰返しをするからである。又倍速度で
回転するのは、第１０図に示すモータの負荷一回転速度
特性が供給−源電圧によりて当然変化することによる。
小さい回転速度が低い場合に起るのであるが、一旦位相
差が大となると過付勢となり、次の周期では位相差が縮
まり分度は過小付勢となり次の周期で再び位相差が大と
なり過付勢となる繰返しをするからである。又倍速度で
回転するのは、第１０図に示すモータの負荷一回転速度
特性が供給−源電圧によりて当然変化することによる。
同じ負荷Ａでも電圧１．電圧２．電圧３１回転速度％笈
９％８．饅１が存在するのである。高い電圧の場合で
も、位相差を何らかの手段で小さくしてやれば適正付勢
電力となり所望の回転速度が得られる。しかし、ｔｌＸ
８図の従来技術ではこの様な位相補正する手段が無いの
で、供給電圧を所望の回転速度と負荷に合せるのである
。これは、モータの回転速度を変更しない応用機器では
構わないが、応用範囲を小さくするのである。
９％８．饅１が存在するのである。高い電圧の場合で
も、位相差を何らかの手段で小さくしてやれば適正付勢
電力となり所望の回転速度が得られる。しかし、ｔｌＸ
８図の従来技術ではこの様な位相補正する手段が無いの
で、供給電圧を所望の回転速度と負荷に合せるのである
。これは、モータの回転速度を変更しない応用機器では
構わないが、応用範囲を小さくするのである。
第１１図で第９図の所定速度外に対する揺動モードと倍
速回転モードの所定周期Ｔ０を目盛とした時間軸でより
明確に示した。
速回転モードの所定周期Ｔ０を目盛とした時間軸でより
明確に示した。
この様に、従来のモータの速度制御は回路構成は簡単で
あるが、望まない回転モードが存在する欠陥を有する。
あるが、望まない回転モードが存在する欠陥を有する。
以上述べた様に、従来の技術では、供給電源電圧と負荷
条件によって種々なる回転モードが存在して実際応用で
は危険で使用出来ない場合がある問題点を有する。
条件によって種々なる回転モードが存在して実際応用で
は危険で使用出来ない場合がある問題点を有する。
そこで本発明はこの様な問題点を解決するもので、その
目的とするところは広範囲のモータの速度制御を可能に
した回路構成の提供にある。本発明の他の目的は、構成
要素は増加するが構成は簡便にして安定した所望の回転
速度を得る回路構成の提供にある。
目的とするところは広範囲のモータの速度制御を可能に
した回路構成の提供にある。本発明の他の目的は、構成
要素は増加するが構成は簡便にして安定した所望の回転
速度を得る回路構成の提供にある。
所望回転速度に対応した基準信号を放出する第４小函＾
す１しニーｈ＾開仁紬詑も傍…す！、リコーダのそれぞ
れの信号を位相比較器に導入して、両者の信号の位相差
でモータを付勢ある構成で、前記エンコーダの信号周期
を観測する前記第１のカウンタと同じ計数値容量を持っ
た第２と第３のカウンタを設ける。これ等の第２と第３
のカウンタは、前記エンコーダ信号の到来毎に順次交互
に初期値にリセットされる。リセットされた後、第２と
第３のカウンタはモータの所望回転速度に対応した計数
値に達するとキャリを放出して前記エンコーダ信号によ
って消去される記憶回路に記憶する。これ等の記憶回路
によって、エンコーダ信号の到来周期が所望周期よりの
長短信号を検出するのである。長信号が発生した場合は
、発生時間内で、！＄１のカウンタの入力クロックを基
準クロックより高い周波数のクロックに切換えて第１の
カウンタのキャリ放出位相を早めて、エンコーダ信号と
の位相差を大にしてモータの付勢電力を大ならしめる。
す１しニーｈ＾開仁紬詑も傍…す！、リコーダのそれぞ
れの信号を位相比較器に導入して、両者の信号の位相差
でモータを付勢ある構成で、前記エンコーダの信号周期
を観測する前記第１のカウンタと同じ計数値容量を持っ
た第２と第３のカウンタを設ける。これ等の第２と第３
のカウンタは、前記エンコーダ信号の到来毎に順次交互
に初期値にリセットされる。リセットされた後、第２と
第３のカウンタはモータの所望回転速度に対応した計数
値に達するとキャリを放出して前記エンコーダ信号によ
って消去される記憶回路に記憶する。これ等の記憶回路
によって、エンコーダ信号の到来周期が所望周期よりの
長短信号を検出するのである。長信号が発生した場合は
、発生時間内で、！＄１のカウンタの入力クロックを基
準クロックより高い周波数のクロックに切換えて第１の
カウンタのキャリ放出位相を早めて、エンコーダ信号と
の位相差を大にしてモータの付勢電力を大ならしめる。
煙信号の発生の場合、発生時間内で低い周波数のクロッ
ク、又はクロックを禁止して第１のカウンタのキャリ放
出位相を遅らせて、位相差を小さくシ、モータの付勢電
力を適切にして円滑な所定回転速度に制御する。
ク、又はクロックを禁止して第１のカウンタのキャリ放
出位相を遅らせて、位相差を小さくシ、モータの付勢電
力を適切にして円滑な所定回転速度に制御する。
この様にして本発明のモータ速度制御装置は、広範囲の
電源電圧でも所望の回転速度が得る特徴がある。
電源電圧でも所望の回転速度が得る特徴がある。
本発明の上記の構成によれば、第２と第３のカウンタで
エンフーダ局期が所望周期よりの長短を検出して第１の
カウンタのキャリ放出位相を修正し、位相比較器に最適
な位相差を発生せしめて、過不足なしの最適電力でモー
タを付勢するのである。従って、揺動モード、倍速モー
ド等の望まないモード発生が解消され、円滑な所望回転
速度が得られるのである。
エンフーダ局期が所望周期よりの長短を検出して第１の
カウンタのキャリ放出位相を修正し、位相比較器に最適
な位相差を発生せしめて、過不足なしの最適電力でモー
タを付勢するのである。従って、揺動モード、倍速モー
ド等の望まないモード発生が解消され、円滑な所望回転
速度が得られるのである。
以下、本発明の実施例を図に従って説明する。
第１図は本発明の実施例を示す図である。点線枠８は従
来技術の第８図と同じものである。点線枠９はカウンタ
５の入力クロックの周波数切換え手段である。１０と１
１は簡単な場合では、１ケのフリップ・７０クグで分周
器４のクロックを２分の１に分周するものである。
来技術の第８図と同じものである。点線枠９はカウンタ
５の入力クロックの周波数切換え手段である。１０と１
１は簡単な場合では、１ケのフリップ・７０クグで分周
器４のクロックを２分の１に分周するものである。
１２．１５．１４は２人力ＡＮＤゲートであり、ＡＮＤ
ＮＯゲートがカウンタ５のキャリの周期が所望周期にな
る基準クロックを通過させる。ＡＮＤゲート１２は基準
クロックの２倍の周波数のクロックを通過させる。ＡＮ
ＤＮＯゲートは基準クロックの２分の１の周波数を通過
させる。１５はＯＲゲートでＡＮＤゲート１２，１５．
１４の出力を入力とするものでカウンタ５の入力クロッ
クを与えるものである。
ＮＯゲートがカウンタ５のキャリの周期が所望周期にな
る基準クロックを通過させる。ＡＮＤゲート１２は基準
クロックの２倍の周波数のクロックを通過させる。ＡＮ
ＤＮＯゲートは基準クロックの２分の１の周波数を通過
させる。１５はＯＲゲートでＡＮＤゲート１２，１５．
１４の出力を入力とするものでカウンタ５の入力クロッ
クを与えるものである。
点線枠１６はエンコーダ２の信号周期が所定の周期より
長いか、短いかの信号を検出するブロックである。１７
はＴトリガ７リツプ・７０ツグで、エンコーダ２の信号
φ１でトリガされる。Ａ１１Ｄゲート１８と１９と共働
して信号φ２を第２図に示す様に順次φ！１とφＩｔに
分割する。
長いか、短いかの信号を検出するブロックである。１７
はＴトリガ７リツプ・７０ツグで、エンコーダ２の信号
φ１でトリガされる。Ａ１１Ｄゲート１８と１９と共働
して信号φ２を第２図に示す様に順次φ！１とφＩｔに
分割する。
２０と２１はカウンタ５と同じ計数値を有するカウンタ
で入力クロックは基準クリックφ０である。又信号φ１
１とφ冨、によりて初期値にリセットされる。予定計数
値に達するとキャリ端子Ｏａよりキャリを放出する。２
２と２３はブイレイドフリラグ・７０ツグで構成した記
憶回路で、先記のカウンタ２０と２１のキャリ発生を記
憶する。信号φ冨□とφ哀、によって解除される。記憶
回路２２と２５は信号φ８の到来毎に第２図のＱｓ＝Ｑ
＋に示す様に状態を変える。
で入力クロックは基準クリックφ０である。又信号φ１
１とφ冨、によりて初期値にリセットされる。予定計数
値に達するとキャリ端子Ｏａよりキャリを放出する。２
２と２３はブイレイドフリラグ・７０ツグで構成した記
憶回路で、先記のカウンタ２０と２１のキャリ発生を記
憶する。信号φ冨□とφ哀、によって解除される。記憶
回路２２と２５は信号φ８の到来毎に第２図のＱｓ＝Ｑ
＋に示す様に状態を変える。
この出力Ｑｓ−Ｑａの関係は信号φ２の到来同期が所定
のＴｏであれば、即ち、モータが揺動のない円滑な等度
回転していれば１８０度の逆相となる。
のＴｏであれば、即ち、モータが揺動のない円滑な等度
回転していれば１８０度の逆相となる。
又Ｑ３とＱ４の１Ｌ”状態がで。時間である。
信号φ冨の時間々隔がＴｏよりｔ１短いと、Ｑ。
とＱ４の１Ｌ”状態がｔ□だけ重なる。ｔ、長いとＱａ
とＱ４の′Ｈ”状態がｔ、たけ重なる。これ等の信号を
検出するのがＡＮＤＮＯゲートと２４である。長い場合
をＤＮと、短い場合をｕｐと付した。２６はＮＯＲゲー
トでＤＨ信号もｕｐ倍信号ない時間がＮで信号を発生す
る様にしである。
とＱ４の′Ｈ”状態がｔ、たけ重なる。これ等の信号を
検出するのがＡＮＤＮＯゲートと２４である。長い場合
をＤＮと、短い場合をｕｐと付した。２６はＮＯＲゲー
トでＤＨ信号もｕｐ倍信号ない時間がＮで信号を発生す
る様にしである。
先記のＡＮＤゲー）１２，１５．１４の入力に付したＤ
Ｉ、ＮＴ、ｕｐはこれ等の意味を有する信号である。
Ｉ、ＮＴ、ｕｐはこれ等の意味を有する信号である。
第２図の最後に記したｆはこれ等のＤｌｆ、ＮＴ、ｕｐ
に対応して周波数割当をした例を図示した。ＮＴに対す
る基準周波数ｆｏは所定回転速度に対応するから一定に
するが、ｕｐに対してはより低い周波数、又はカウンタ
５への入力クロック禁止、ＤＮに対してはより高い周波
数を割当ると第１図に示す回路ルーズの応答感度を変更
出来るが、図示したのが簡便であるので記載した。
に対応して周波数割当をした例を図示した。ＮＴに対す
る基準周波数ｆｏは所定回転速度に対応するから一定に
するが、ｕｐに対してはより低い周波数、又はカウンタ
５への入力クロック禁止、ＤＮに対してはより高い周波
数を割当ると第１図に示す回路ルーズの応答感度を変更
出来るが、図示したのが簡便であるので記載した。
次に＃！１図になる本発明の動作例を第３１Ａ〜第７図
で種々なる場合で説明する。
で種々なる場合で説明する。
第３図は例えば、負荷が軽減された場合の新な位相比較
器６のＤＩＶの移行を従来技術での場合を基準信号φＢ
、 Ｄ ＲＶ 、 ｕｐ／１１１１１４の波形の上側
で示し、本発明による場合をφ’５ 、 ＤＲＶ’
。
器６のＤＩＶの移行を従来技術での場合を基準信号φＢ
、 Ｄ ＲＶ 、 ｕｐ／１１１１１４の波形の上側
で示し、本発明による場合をφ’５ 、 ＤＲＶ’
。
ｕｐ／ＤＩ’ の下側で示した。以下の図面で帷子を
付したのが本発明による動作例であり、ＤＮ信号は負方
向の波形にｕｐ倍信号一緒に図示した。
付したのが本発明による動作例であり、ＤＮ信号は負方
向の波形にｕｐ倍信号一緒に図示した。
第３図で負荷が軽減されたのでモータの付勢電力は小さ
くなる必要があり、ＤＲｖＤ付勢巾が小さくなる。この
時の従来技術のｕ ｐ ／ Ｄ Ｎ信号はモータの駆動
系のループに挿入してないわけであるが、理解容易の為
図示した。しばら（ｕ’ｐ信号が続いて一旦過小付勢に
なりて長手揺動しながら一定速度に収束する。
くなる必要があり、ＤＲｖＤ付勢巾が小さくなる。この
時の従来技術のｕ ｐ ／ Ｄ Ｎ信号はモータの駆動
系のループに挿入してないわけであるが、理解容易の為
図示した。しばら（ｕ’ｐ信号が続いて一旦過小付勢に
なりて長手揺動しながら一定速度に収束する。
ところが、本発明によればｕｐ倍信号発生するとカウン
タ５の入力クロックの周波数を低くか、禁止するのでφ
′罵 の発生を矢印で示す様に順次遅らせるのでより早
く所定のＤＲ４の付勢中になるのである。以下小さい巾
のｕ ｐ ／ Ｄ Ｎ 信号を放出しながら円滑な所
定の回転速度を得るのである第４図は第３図と逆に負荷
が重くなった場合の比較を示す。今度はＤＮ信号が続く
わけであるが、ＤＩＪ信号が発生時にはカウンタ５の入
力クロックの周波数を高めるのでφ′罵 の位相が矢印
で図示する様に順次進んでＤＲＹの所定の付勢中に早く
到達して円滑な回転が得られる。
タ５の入力クロックの周波数を低くか、禁止するのでφ
′罵 の発生を矢印で示す様に順次遅らせるのでより早
く所定のＤＲ４の付勢中になるのである。以下小さい巾
のｕ ｐ ／ Ｄ Ｎ 信号を放出しながら円滑な所
定の回転速度を得るのである第４図は第３図と逆に負荷
が重くなった場合の比較を示す。今度はＤＮ信号が続く
わけであるが、ＤＩＪ信号が発生時にはカウンタ５の入
力クロックの周波数を高めるのでφ′罵 の位相が矢印
で図示する様に順次進んでＤＲＹの所定の付勢中に早く
到達して円滑な回転が得られる。
第３図は従来技術では回転が揺動する場合の改善を示す
。今度はｕ ｐ ／ Ｄ Ｎ信号が交互に大きく現れる
がφ′Ｆ の発生を遅れ・進みを繰返し、その量を小さ
くしながら円滑な回転に収束する。
。今度はｕ ｐ ／ Ｄ Ｎ信号が交互に大きく現れる
がφ′Ｆ の発生を遅れ・進みを繰返し、その量を小さ
くしながら円滑な回転に収束する。
第６図は所定の回転速度を２分の１に変更する場合の過
度応答を示す。φ６をα点より２倍の周期に変更する場
合である。理解容易の為φＢ。
度応答を示す。φ６をα点より２倍の周期に変更する場
合である。理解容易の為φＢ。
ＱＳ＝Ｑ４の信号関係も記載した。Ｑ、の所の黒塗りの
ｂとＣの部分はカウンタ２１が元の基準クワツクと新基
準クロック部分が混合で計数しているので計測は大きな
誤差を含んでいる。φ８とφＥの位相関係が大きく変化
するのでブタラメなりＲＹの発生で新な回転速度に移行
に時間を要するが、倍速モード回転に突入する場合が従
来技術ではある欠陥を有する。本発明によればｕ ｐ
／ Ｄ Ｎ信号そのものは初めを除いて正確であるので
、速度変更時の付勢誤差が大きくてもφ′Ｂ の発生を
修正しながら適切な付勢力ＧＣＤＲＶを持って行くよう
に動作するのである。
ｂとＣの部分はカウンタ２１が元の基準クワツクと新基
準クロック部分が混合で計数しているので計測は大きな
誤差を含んでいる。φ８とφＥの位相関係が大きく変化
するのでブタラメなりＲＹの発生で新な回転速度に移行
に時間を要するが、倍速モード回転に突入する場合が従
来技術ではある欠陥を有する。本発明によればｕ ｐ
／ Ｄ Ｎ信号そのものは初めを除いて正確であるので
、速度変更時の付勢誤差が大きくてもφ′Ｂ の発生を
修正しながら適切な付勢力ＧＣＤＲＶを持って行くよう
に動作するのである。
第７図は第６図と逆に回転速度を倍速に移行させる場合
を示すものである。やはり、従来技術では目標速度に到
達するに時間を要したり他の回転モードに突入するので
ある。これに対して、εとｆと付した所は計測値は異な
るが、本発明によればｕｐ／ＤＮ’の信号によりてφ′
Ｂの発生を修正しながら早く所望の速度に対応した付勢
力のＤＲＶを発生して円滑な倍速の回転速度が得られる
のである。
を示すものである。やはり、従来技術では目標速度に到
達するに時間を要したり他の回転モードに突入するので
ある。これに対して、εとｆと付した所は計測値は異な
るが、本発明によればｕｐ／ＤＮ’の信号によりてφ′
Ｂの発生を修正しながら早く所望の速度に対応した付勢
力のＤＲＶを発生して円滑な倍速の回転速度が得られる
のである。
以上述べたように本発明によれば、モータに供給する電
源電圧の電圧の範囲も広く、又速度変更の過度現象の時
間も少くなく、更には速度変更のレンジも広く、例えば
シリアルプリンタの印字ヘッドのキャリッジの移動等の
速度モードが多くあるモータの応用機器では特に大きな
効果を貫らすのである。
源電圧の電圧の範囲も広く、又速度変更の過度現象の時
間も少くなく、更には速度変更のレンジも広く、例えば
シリアルプリンタの印字ヘッドのキャリッジの移動等の
速度モードが多くあるモータの応用機器では特に大きな
効果を貫らすのである。
第１図は本発明のモータ速度制御装置の実施例の回路ブ
ロックを示す図である。 第２図は本発明のモータの回転周期が所定周期より長い
か、短いかを検出する第１図の動作波形を示す図。 第３図から第７図は本発明になる＃！１図の実施例の各
種回転モードから所定の回転速度に収束する動作を示す
図である。 第８図は本発明に関連した従来のモータ速度制御のブロ
ック図である。第９図〜第１１図は従来技術の第８図の
制御動作を説明する図である。 １・・・・・・・・・モータ ２．００．００１．、エンコ、ダ ３・・・・・・・・・発振器 ４・・・・・・・・・分周期 ５．２０，２１°°゛°°°同容量のカウンタ２２．２
５・・・・・・・・・・・・記憶回路以 上 出願人 セイコーエグソン株式会社 φε 第４図 九 α４ 第７１ａ 第８図 （α） ｔｂ＞ （Ｃ） 第９図 第１Ｏ図 第１／図
ロックを示す図である。 第２図は本発明のモータの回転周期が所定周期より長い
か、短いかを検出する第１図の動作波形を示す図。 第３図から第７図は本発明になる＃！１図の実施例の各
種回転モードから所定の回転速度に収束する動作を示す
図である。 第８図は本発明に関連した従来のモータ速度制御のブロ
ック図である。第９図〜第１１図は従来技術の第８図の
制御動作を説明する図である。 １・・・・・・・・・モータ ２．００．００１．、エンコ、ダ ３・・・・・・・・・発振器 ４・・・・・・・・・分周期 ５．２０，２１°°゛°°°同容量のカウンタ２２．２
５・・・・・・・・・・・・記憶回路以 上 出願人 セイコーエグソン株式会社 φε 第４図 九 α４ 第７１ａ 第８図 （α） ｔｂ＞ （Ｃ） 第９図 第１Ｏ図 第１／図
Claims (1)
- １、回転速度情報を放出するエンコーダ、基準クロック
を計数して回転速度に対応した基準周期信号を放出する
第１のカウンタ、及び位相比較器よりなり、前記エンコ
ーダの信号と前記基準周期信号との位相差で回転持続す
るモータ速度制御装置に於て、前記第１のカウンタと同
容量の計数値を持ち前記エンコーダの信号を交互に分枝
した信号で初期値にリセットされ前記基準周期信号と同
計数値になったことを記憶する記憶回路を付設した第２
と第３のカウンタ、これらの第１と第２のカウンタの記
憶回路の情報により前記エンコーダの信号周期が基準周
期よりの長短を検出する長短検出手段、この長短検出手
段が長信号発生時には基準クロックより高い周波数のク
ロックを、短信号発生時には低い周波数のクロックを、
両者共発生してない時間には基準クロックを前記第１の
カウンタの入力クロックとして与えるクロック切換手段
より構成したモータ速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267847A JPS62131777A (ja) | 1985-11-28 | 1985-11-28 | モ−タ速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267847A JPS62131777A (ja) | 1985-11-28 | 1985-11-28 | モ−タ速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131777A true JPS62131777A (ja) | 1987-06-15 |
Family
ID=17450452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60267847A Pending JPS62131777A (ja) | 1985-11-28 | 1985-11-28 | モ−タ速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01234080A (ja) * | 1988-03-15 | 1989-09-19 | Sanyo Electric Co Ltd | モータ制御回路 |
| JPH03155384A (ja) * | 1989-11-10 | 1991-07-03 | Sanyo Electric Co Ltd | モータ制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114691A (en) * | 1978-02-27 | 1979-09-06 | Sony Corp | Servo circuit |
| JPS5532407A (en) * | 1978-08-25 | 1980-03-07 | Sony Corp | Servo system |
-
1985
- 1985-11-28 JP JP60267847A patent/JPS62131777A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114691A (en) * | 1978-02-27 | 1979-09-06 | Sony Corp | Servo circuit |
| JPS5532407A (en) * | 1978-08-25 | 1980-03-07 | Sony Corp | Servo system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01234080A (ja) * | 1988-03-15 | 1989-09-19 | Sanyo Electric Co Ltd | モータ制御回路 |
| JPH03155384A (ja) * | 1989-11-10 | 1991-07-03 | Sanyo Electric Co Ltd | モータ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003032104A (ja) | Ｄｌｌ回路とその制御方法 | |
| US3946293A (en) | Thyristor control system | |
| JPS62131777A (ja) | モ−タ速度制御装置 | |
| GB2038043A (en) | Electronic timepiece | |
| JP2629682B2 (ja) | 回転制御装置 | |
| US5774626A (en) | Programmable dual-phase digital motor control with sliding proportionality | |
| US4396956A (en) | Overcoming drum stall in record and/or replay systems | |
| US3657732A (en) | Phase synchronizing system | |
| KR100294377B1 (ko) | 기준신호발생장치 | |
| KR980012819A (ko) | 회전모터의 절대각위치 산출장치 및 이를 적용한 속도제어장치 | |
| JP3609891B2 (ja) | マイクロコンピュータ | |
| JP3341196B2 (ja) | ３相電力調整器 | |
| JPH0119471Y2 (ja) | ||
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2655165B2 (ja) | 同期インバータの同期方法、同期信号発生回路および同期インバータ装置 | |
| JP2811187B2 (ja) | パルスモータの低振動駆動方法とその回路 | |
| JPS62273665A (ja) | 回転体駆動装置 | |
| CA1149913A (en) | Digital servo control circuit | |
| JP2576276B2 (ja) | 磁気記録再生装置 | |
| JPH02254818A (ja) | Ｐｌｌ回路 | |
| JPS63183667A (ja) | 基準信号書込装置 | |
| JPS60207494A (ja) | 電動機のパルス駆動装置 | |
| JPS61105465A (ja) | 低回転速度検出装置 | |
| JPH0237502A (ja) | 波形等価回路 | |
| JPH0379457B2 (ja) |