JPS62131335A - 多乗根求根回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） 本発明は、与えられた数３　　（０＜ａ＜１）のｎ乗根
（ｎｅｏ）即ちａ１″を求める多乗根木根回路に関する
ものである。

〔概要〕

遅延回路に入力されたｘｋＯ値をべき乗回路、乗算器、
減算器を含む回路で複数サイクル計算して、ａ　（０＜
ａ＜１）の多乗根の近似値を求める多乗根木根回路にお
いて、 あらかじめ設定された数ｙ　ｏ（ｙ　ｏ　＝　１　／　
ｎ　Ｘ　Ｏ″−’）が入力する第二の遅延回路を設け、
第一の遅延回路に入力されたｘｏを初期値としてｘｋを
計算する計算過程で、この第二の遅延回路に入力された
数ｙｏをｙ，の初期値として乗算し、それぞれ、Ｘｍ＋
＋　、ｙｋ＊１　として遅延回路に入力させ、Ｘｋ◆ｌ
　＝Ｘｋ　　Ｙｉ＋＋＋　（　Ｘｋ　″　ａ））’に＋
＋　＝ｙｍ　（　２　　ｎ　Ｘｋ’−’　　）’＋　）
なる漸化式を収束させる回路により、 除算回路を設ける必要がなく、収束の速い回路を実現す
るものである。

〔従来の技術〕

従来より、与えられた数ａ　　（０＜ａ＜１）のｎ乗Ｉ
ｌｌ（ｎ　＞　Ｏ）　！ＩＩ’ちａ””（７）木根は、
逐次近似テ行われている。

逐次近似とは、方程式　ｘ　＝　ｆ　（ｘ）　　の根Ｘ
．の木根に際し、 （１）　　適当な初期値ｘ０を設定し、（２）漸化式Ｘ
ｋ＋＋　＝　ｆ　（ｘｌ　、　ｋ　＝　０．　　１　、
　　２−に従って　ｘｌ　ｒ　Ｘ　Ｚ＋−・を計算し、
（３）十分大きな正整数Ｋに対して、ｘｌｌをＸゆの近
似値とする、 という方法である。

従来、函数ｆ　（・）として、 ｎ　　　　　　　　　　　　　ｎ　　ｘ　ｎ−１あるい
は、 ｈ（ｘ）　　＝ｘ　　−　−　　（ｘ”　−ａ）が用い
られていた。方程式　Ｘ　＝　ｇ　（Ｘ）　　および方
程式　ｘ　＝　ｈ　（ｘｉ　　の根がａ　Ｉ　／　ｎと
なるので、ｒ　（・）＝ｇ（・）あるいはｆ（・）＝ｈ
（・）とする逐次近似でａ　ｌ　／　ｎを求めることが
できる。

『　（・）＝ｇ（・）とする方法は、ニュートン法と呼
ばれる。この方法を用いた具体的な回路構成例を第３図
に示す。

また、ｆ　（・）＝ｈ（・）とする方法の具体的な回路
構成例を第４図に示す。特に、ｎ＝２、すなわち平方根
求根回路については、（社）電子通信学会１　（１９８
０）　　ディジタル信号処理　コロナ社、７５頁、図４
．５に示されている。

最初に、第３図にそって説明す−る。信号ｘつは、乗算
器３２を経て、加算器３６の第一の入力となる。

号Ｘ，は、べき乗回路３３、乗算器３４、除算回路３５
、を経て、加算器３６の第二の入力となる。この信号の
値はａ　／　ｎ　Ｘ　ｙ　−　’である。この結果、加
算器３６の出力信号Ｘ　ｋ４１の値は Ｘｋｉ　＝ｇ　（Ｘｉ＋　）の関係が成立する。

回路を１サイクル（１サイクルは遅延回路３１により遅
延される単位時間）作動させた後、信号ｘｋを信号ｘｋ
＊＋に更新するために、信号Ｘ　ｋｋＩを遅延回路３１
に入力し、その出力を信号ｘ１とする。

初期条件として遅延回路３１の記憶内容をｘｏ（０＜ｘ
ｏ〈ｌ）としておく。回路をにサイクル作動させること
により、遅延回路３１の記憶値にＸ。

が現れる。この値をもって、求めるべき値ａＩ　／　ｎ
の近似値とすることができる。

次に第４図にそって説明する。信号Ｘ，はべき東回路４
２、減算器４３、乗算器４４を経て、減算器４５の入力
の一つとなる。この信号の値は、２／ｎ　（ｘ’−ａ）
である。減算器４５では信号Ｘ。

から信号２／ｎ　（ｘ・−ａ）を減じ、減算器４５の出
力信号Ｘｋ＋１　の値として Ｘｋ−２／ｎ　（ｘ″−ａ）を得る。この結果、Ｘｗ−
＋　　＝ｈ　（ｘう）の関係が成立する。

回路を１サイクル作動させた後に信号ｘ３を信号Ｘｋ＋
１に更新するために、信号Ｘｋ＋１を遅延回路４１に入
力し、その出力を信号Ｘ、とする。初期条件として、遅
延回路４１の記憶内容をＸ。

（０＜ＸＯ＜１）としておく。回路をにサイクル作動さ
せることにより、遅延回路４１の記憶値にＸ。

が現れる。この値をもって、求めるべき値ａ　ｌ　／　
ｎの近似値とすることができる。

〔発明が解決しようとする問題点〕

上述した従来の多乗根木根回路において、ｒ（・）とし
てｇ（・）を用いるニュートン法においては除算回路３
５を必要とする。一般に除算回路は、加算器、減算器、
乗算器よりも複雑な回路構成を要するので、ニュートン
法において除算回路３５を必要とすることは、大きな欠
点である。

一方、ｒ　（・）としてｈ（・）を用いる多乗根木根回
路においては、以下に述べる理由で、逐次近似の収束が
遅い、すなわち逐次近似の回数（回路を作動させるサイ
クル数）を大きくしなければならないという欠点がある
。

一般に、ｘ＝（ｘ、、　　−・・、ｘＬ）をヘクトル変
数、Ｅ　（ｘ）　＝　（ｆ、（ｃ）、−、ｆ、　（ｘ）
　）をベクトル値をとる函数として、方程式（１次元連
立方程式）ｘ＝ｆ　（ｘ）の根Ｘ、を求めるために、適
当な初ｇｉ値ｘ０から、漸化式ｘ、、、　＝　ｆ　（Ｘ
ｌ（）１に＝ｏ、　　１．　２．−・・　にしたがって
数列　（−、）、、。＋　ｌ＋　２＋、−、−を生成し
、この数列がＸ、に収束するとき、すなわち Ｉ　ｊｍ　　Ｘｋ＝　　＊＊ に−４ｏ。

のとき、 となるならば、 「数列（ｘｋ　）　ｋ”ｏ＝　ｌ＋　２＋−、、はＸ、
に２次収束する」と呼ばれる。ただし、（（ｊ）（ｘ）
はｆ　（ｘ）のＸについてのｊ階導函数であり、具体的
には、ｊ １≦ｉ、ｔ、、ｔ、、・−・、ｉＪ≦ｌで計算される導
函数で構成される行列である。

ここで、Ｐが大きいほど、数列（ｘ、）工、。＋１＋２
９．−、−はＸゆに速く収束することが知られている（
伊理正夫　１９８２　　数値計算　朝倉書店　第１章）
ので、Ｐを収束の速さの評価とすることができる。

従来回路において、ｆ　（・）＝ｇ（・）を用いたニュ
ートン法においては、 ｆ（１）（Ｘゆ）＝ｇ（目　（ａ”’）＝Ｏｆ　（Ｚ）
　　（ｘ、　）　　＝ｇ（２１（ａＩ／ｎ　）”　（ｎ
−１）　ａ−＋／″≠０ であり、２次収束である。これに対し、ｆ　（・）＝ｈ
（・）を用いた回路においては、ｆ　（１１（ｘ、　）
　　＝　ｈ（１１（ａｌ／′Ｉ）＝ｌ　　−２ａ　　＋
１１−１１　／ｒ＋≠Ｏ（ａ≠２−　Ｉｎ−１１／ｎの
とき）＝Ｏ（ａ＝２−”−“ゝ′′のとき） であり、ａ　＝２−１　ｎ　−１１／　ｎでない限り、
１次収束である。つまり、ニュートン法に比べて収束は
遅いことがわかる。

〔問題点を解決するための手段〕

本発明は、与えられた数ａ　　（０＜ａ＜１）のあらか
じめ設定された数ｎ　（ｎ＞０）のｎ乗根を求める多乗
根木根回路において、 初期値としてあらかじめ設定された数ｘ０（０＜ｘｏ＜
１）が入力する第一の遅延回路と、初期値としてあらか
じめ設定された数ｙ。

（ｙｏ　＝　１／ｎ　Ｘ０″−’　）が入力スル第二ノ
遅延回路と、前記第一の遅延回路の出力を入力とする（
ｎ−１）乗計算回路と、この（ｎ−１）乗計算回路の出
力を入力としてｎを乗する第１乗算器と、この第１乗算
器の出力を第一の入力、前記第二の遅延回路の出力を第
二の入力とする第２乗算器と、この第２乗算器の出力を
入力として、２からの差をとる第１減算器と、この第１
減算器の出力を第一の入力とし、前記第二の遅延回路の
出力を第二の入力とする第３乗算器と、前記第一の遅延
回路の出力を入力とするｎ乗計算回路と、このｎ乗計算
回路の出力を入力としてａを減ずる第２減算器と、この
第２減算器の出力を第一の入力とし、前記第３乗算器の
出力を第二の入力とする第４乗算器と、前記第一の遅延
回路の出力を第一の入力とし、前記第４乗算器の出力を
入力として、第一の入力から第二の入力を減ずる第３減
算器とを備え、前記第３乗算器の出力は前記第二の遅延
回路に入力され、前記第３減算器の出力は前記第一の遅
延回路に入力される構成の回路を含むことを特徴とする
。

〔作用〕

第一の遅延回路は初期値として、Ｘ。

（０＜ｘｏ〈ｌ）が入力されている。この遅延回路の出
力をｘ５とする。第二の遅延回路は初期値として、　ｙ
ｏ　　（ｙｏ　＝　１　／　ｎ　Ｘｏ″−１）が入力さ
れている。この遅延回路の出力をｙ、とする。

第一の遅延回路の出力の一つは、べき東回路で、（ｎ−
１）乗されてｘ、Ｆｌ−１とされ、これにｎが乗算され
てｎ　ｘ　、　＋１−１　の値となる。この値に第二の
遅延回路の出力ｙｋの値を乗じて、 ｎ　ｘ　、　　ｎ−１ｙアの値を求める。そしてこの値
の補数をとって２からの差（２−ｎ　ｘｋｎ−１）’ｉ
＋　）を算出する。さらにこの値にｙ、を乗じて、）’
＋　　（２ｎｘｌ、”−’　　ｙｋ）を得る。、−ノ値
’ｃｙｋ＋１　とし、この信号値を第二の遅延回路に入
力する。

第一の遅延回路の出力は先の計算とは別にｎ乗されて、
Ｘ、″を得る。このＸう′からａを引き、（ｘｈ’　　
ａ）を得る。この（ｘｋ’−ａ）に（２ｎＸｋｎ−１ｙ
ｋ）すなわち、さきの第二の遅延回路に入力されるｙ３
．１を乗じて、３’に＋ｌ　　（ＸＩＩＩａ）を得る。

さらにこの値は遅延回路の出力ｘｋと差をとりこの信号
Ｘ＊　　Ｖｗ＋Ｉ　（Ｘｈ″　ａ）をＸｋｌ　として、
第一の遅延回路に入力する。

そしてこの計算サイクルをに回繰り返して、ａのｎ乗根
の近似値を求めることができる。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例の回路構成を示す図である
。

この実施例回路は、第一の遅延回路１１、第二の遅延回
路１２、ｎ乗を行うべき東回路１３、（ｎ−１）乗を行
うべき東回路１４、乗算器１５．１６．１７．１８、お
よび減算器１９．２０．２１より構成されている。

遅延回路１１の出力の一つは、（ｎ−１）乗するべき東
回路１４に入力され、その出力は、乗算器１５で外部か
ら入力されるｎと乗算される。乗算器１５の出力は、乗
算器１６に入力され、遅延回路１２の出力と乗算され、
その出力は減算器１９に入力されて、この減算器１９に
入力される２との差が取られる。

減算器１９の出力は乗算器１７に入力されて遅延回路１
２の出力と乗算されて、乗算器１７の出力は遅延回路１
２に入力されるとともに、乗算器１８に入力される。

遅延回路１１の出力はまたべき東回路１３でｎ乗され、
べき東回路１３の出力は、減算器２ｏに入力されて、減
算器に入力されるａを引く。この減算器２゜の出力は乗
算器１８に入力され、乗算器１７の出力と乗算される。

この乗算器１８の出力は、減算器２１で、遅延回路１１
の出力と差をとり、減算器２１の出力は遅延回路１１に
入力される構成である。

次に実施例回路の動作について説明する。

まず、遅延回路１１には初期値として、Ｘｏ　　（０＜
ｘ、＜ｌ）を記憶させている。この遅延回路１１の出力
をｘｋとする。遅延回路１２は初期値として、ｙｏ　　
（ｙｏ　＝１／ｎｘ０’−’　）を記憶シテいル。

この遅延回路の出力をｙｋとする。

遅延回路１１の出力信号ｘｋは、べき東回路１４で（ｎ
−１）乗され、乗算器１５により、ｎと乗算され、信号
ｎＸ　ｋ″−１となる。さらに、この信号ｎｙ、　ｋｎ
−１は、乗算器１６で信号ｙアを乗ぜられ、信号ｎＸ　
ｋＩ’ｌ−１ｙｌとなり、減算器１９で２との差がとら
れて、信号（２−ｎｘ、”　　ｙ、）となる。

この信号（２ｎＸｋ　ｎ−１ｙｈ　）は乗算器１７で信
号ｙ、が乗ぜられて信号ｙｋ（２ｎ　ｘｋ’−’ｙ＋＋
）となる。この信号をＶｋ＋＋　とおく。

信号ｙｋ。、を次のサイクルでｙうとするために、遅延
回路１２に入力され、その出力信号はｙ、となる。

一方、信号Ｘ、は、べき東回路１３でｎ乗され、減算器
２０でａを引き信号（Ｘｋ　’　−ａ＞　となる。

この信号（Ｘｋ　’−ａ）は、信号ｙｋ＋１すなわちｙ
、（２−ｎｘｋ″−１ｙｋ）と乗算器１８で乗ぜられ、
信号Ｙｋ＊＋　　（Ｘｍ　’　　ａ）となる。減算器２
１では、遅延回路１１の出力信号ｘｋからこの信号ｙｖ
＊＋　　（ｘｉ＋’　　ａ）を減じ、信号Ｘｗ　　　Ｙ
ｗ＋＋　　（Ｘｋ’　　ａ）を出力する。この信号をＸ
ｋ。、とおく。

信号Ｘｋ＋＋を次のサイクルでＸ、とするため、信号ｘ
＋＋＋＋を遅延回路１１に入力され、その出力は１３号
ｘｋとなる。

以上に述べたように、信号Ｘ、と信号ｘ１．１、および
信号ｙ、と信号ｙ１，１には、 Ｘ１１＊１　　＝）（ｋ　　Ｙｂ＋１　　　（Ｘｋ　Ｐ
′　　ａ）ｙｋ４＋　　＝　ｙＶ　　（２ｎ　Ｘｋ　ロ
ー１　ｙ、）の関係がある。初期条件として、遅延回路
１１と遅延回路１２にそれぞれＸｏ　　（０＜ｘｏ＜　
１）およびＹｏ　　（Ｙａ　＝　Ｌ　／　ｎ　Ｘｏ　’
−’　）を記憶させておく。

回路を作動させることにより、遅延回路１１、遅延回路
１２の記憶値はそれぞれ（Ｘｏ、）’ｏ）。

（ｘｏ　＋　　３’＋　）、　　（ｘｚ　＋　　ｙｚ　
）、　　・・・と更新されてゆく。

今・ Ｆ＋（ｘ、ｙ）＝ｘ−Ｆｚ（ｘ、ｙ）　　・　（ｘ’　
−ａ）Ｆｚ（ｘ、　　ｙ）　＝ｙ　（２−ｎｘ　″用ｙ
）とおけば、 ｘ？Ｉ　＝Ｆ＋（ｘｋｌ　　Ｙｋ） ｙｍ＋＋　＝Ｆｚ（Ｘｋ、　　ｙｈ　）とかける。さら
にｘｋ＝　　（ｘｋ、ｙｋ）、Ｆ　（ｘ）＝　（Ｆ＋（
ｘ、ｙ）、Ｆｚ（ｘ、ｙ））とおけば、Ｘ　Ｉｔ◆１＝
　Ｆ　（Ｘ　ｋ） とかける。この漸化式による逐次近似が収束するならば
、すなわち、数列（ｘｋｌア、。＋　ｌ、Ｚ＋、、−が
収束するならば、収束先 は、方程式ｘ−Ｆ　（ｘ）の根Ｘゆ＝（ｘｏ、ｙｉとな
る。Ｘゆを求めると、 ｘ　＊　＝　（ｘや、ｙ、） ８（ａＬ／Ｉ１．ｌ／ｎａＩｎ−直１／Ｍ）であるので
、十分大きいＫに対して、Ｘうをａ　Ｉ　／　ｎの近似
値とすることができる。すなわち、回路をにサイクル作
動させた後の遅延回路１１の記憶値ｘｋを求めるべき値
ａ　ｌ　／　ｎの近似値とすることができる。

ここで、この漸化式による逐次近似の収束の速さを調べ
る。

Ｆ（区）（ｘゆ） ｐ　ｉＺｌ　　（ｘゆ　） である。したがって、この漸化式により得られる数列（
Ｘｋ＝　（Ｘｍ、　ｙｋ））ｈ−ｏ、＋、ｚ、、、、　
　はゝ２次収束し、ニュートン法と同程度の速い収束で
あることがわかる。

第２図は、ｎが整数の場合、第１図の（ｎ−１）乗とｎ
乗をするべき東回路１３．１４を乗算器に置き換えた回
路であり、（ｎ−１）個の乗算器６１〜６ｎ−１で（ｎ
−１）べき東回路を構成し、その出力を乗算器５３の一
方として入力して、ｎべき東回路を構成する。その回路
の動作は第１図に示した回路と同しである。

このように、第１図と第２図に示す回路とも、除算回路
を含まない構成とすることができる。

なお、本発明はアナログ信号およびディジタル信号のい
ずれについても実施できる。

〔発明の効果〕

以上説明したように本発明は、与えられた数ａ（０＜ａ
＜１）のｎ乗根（ｎｅｏ）すなわちａ　Ｉ　／　ｎを求
めるに際して、除算回路を用いることがないにもかかわ
らず、速い収束速度（２次収束）で計算することができ
る効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路構成図。 第２図は本発明の実施例のべき東回路を置き換えた回路
構成図。 第３図は従来のニュートン法の多乗根木根回路。 第４図は従来の除算回路を用いない多乗根木根回路。 １１．１２．３１．４１．５１．５２・・・遅延回路、
１３．１４．３３．４２・・・べき東回路、１５〜１８
．３２．３４．４４．５３〜５７．６１〜６ｎ−１・・
・乗算器、１９〜２１．４３．４５．５８〜６０・・・
減算器、３６・・・加算器。

Claims (1)

【特許請求の範囲】
1. （１）与えられた数ａ（０＜ａ＜１）のあらかじめ設定
   された数ｎ（ｎ＞０）のｎ乗根を求める多乗根求根回路
   において、 初期値としてあらかじめ設定された数ｘ＿０（０＜ｘ＿
   ０＜１）が入力する第一の遅延回路（１１）と、 初期値としてあらかじめ設定された数ｙ＿０（ｙ＿０＝
   １／ｎｘ＿０＾ｎ−１）が入力する第二の遅延回路（１
   ２）と、 前記第一の遅延回路（１１）の出力を入力とする（ｎ−
   １）乗計算回路（１４）と、 この（ｎ−１）乗計算回路の出力を入力としてｎを乗す
   る第１乗算器（１５）と、 この第１乗算器の出力を第一の入力、前記第二の遅延回
   路（１２）の出力を第二の入力とする第２乗算器（１６
   ）と、 この第２乗算器の出力を入力として、２からの差をとる
   第１減算器（１９）と、 この第１減算器の出力を第一の入力とし、前記第二の遅
   延回路（１２）の出力を第二の入力とする第３乗算器（
   １７）と、 前記第一の遅延回路（１１）の出力を入力とするｎ乗計
   算回路（１３）と、 このｎ乗計算回路の出力を入力としてａを減ずる第２減
   算器（２０）と、 この第２減算器の出力を第一の入力とし、前記第３乗算
   器（１７）の出力を第二の入力とする第４乗算器（１８
   ）と、 前記第一の遅延回路（１１）の出力を第一の入力とし、
   前記第４乗算器（１８）の出力を入力として、第一の入
   力から第二の入力を減ずる第３減算器（２１）と を備え、 前記第３乗算器（１７）の出力は前記第二の遅延回路（
   １２）に入力され、 前記第３減算器（２１）の出力は前記第一の遅延回路（
   １１）に入力される 構成の回路を 含むことを特徴とする多乗根求根回路。