JPS62128611A - パタ−ン検出回路 - Google Patents
パタ−ン検出回路Info
- Publication number
- JPS62128611A JPS62128611A JP60268950A JP26895085A JPS62128611A JP S62128611 A JPS62128611 A JP S62128611A JP 60268950 A JP60268950 A JP 60268950A JP 26895085 A JP26895085 A JP 26895085A JP S62128611 A JPS62128611 A JP S62128611A
- Authority
- JP
- Japan
- Prior art keywords
- reference pattern
- signal
- circuit
- pattern
- time information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、時分割多元接続（以下ｒＴＤＭＡＪという）
通信方式に参加している各局が送受するバースト状デー
タ列中から、バースト同期用符号を抽出する装置に関し
、特に上記同期用符号がＮ（Ｎは２以上の正の整数）櫨
存在する場合のパターン検出回路に関する。
通信方式に参加している各局が送受するバースト状デー
タ列中から、バースト同期用符号を抽出する装置に関し
、特に上記同期用符号がＮ（Ｎは２以上の正の整数）櫨
存在する場合のパターン検出回路に関する。
（従来の技術）
従来、この種のパターン検出回路は、第２図で示される
ととくに、１種類の基準パターンを設定する基準パター
ン設定回路９並びにパターン比較回路４及び判別回路５
からなる相関検出回路３で構成され、受信データ列中か
らＮ種類のパターンを検出するためには、上記構成をＮ
種パターンに対応してＮ系統保有することによ如実現し
ていた。
ととくに、１種類の基準パターンを設定する基準パター
ン設定回路９並びにパターン比較回路４及び判別回路５
からなる相関検出回路３で構成され、受信データ列中か
らＮ種類のパターンを検出するためには、上記構成をＮ
種パターンに対応してＮ系統保有することによ如実現し
ていた。
（発明が解決しようとする問題点）
上述した従来のパターン検出回路は、検出するパターン
が一種類の場合には、問題がないが、検出するパターン
の種類が増大した場合には、パタ−ンの種類数に比例し
てパターン検出回路の回路規模が増大するという欠点を
有している。
が一種類の場合には、問題がないが、検出するパターン
の種類が増大した場合には、パタ−ンの種類数に比例し
てパターン検出回路の回路規模が増大するという欠点を
有している。
（問題点を解決するための手段）
前述の問題点を解決するために本発明が提供する手段は
、入力されたデータ列信号と、予め紀憶してある基準パ
ターンを表わす基準パターン信号とを比較し、前記両信
号の相関が所定の閾値を越えたとき前記データ列信号が
前記基準パターンの符号を含むと判定するパターン検出
回路であって、前記基準パターンの種別を時間情報と対
応づけて記憶しておき、前記時間情報が外部から入力さ
れたとき対応する前記基準パターンの前記種別を選択す
る基準パターン選択回路と、複数の前記基準パターンを
記憶しておき、前記基準パターン選択回路から出力され
た前記種別の前記基準パターンを前記基準パターン信号
として出力する基準パターン発生回路とを備えることを
特徴とする。
、入力されたデータ列信号と、予め紀憶してある基準パ
ターンを表わす基準パターン信号とを比較し、前記両信
号の相関が所定の閾値を越えたとき前記データ列信号が
前記基準パターンの符号を含むと判定するパターン検出
回路であって、前記基準パターンの種別を時間情報と対
応づけて記憶しておき、前記時間情報が外部から入力さ
れたとき対応する前記基準パターンの前記種別を選択す
る基準パターン選択回路と、複数の前記基準パターンを
記憶しておき、前記基準パターン選択回路から出力され
た前記種別の前記基準パターンを前記基準パターン信号
として出力する基準パターン発生回路とを備えることを
特徴とする。
（実施例）
次に本発明を図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。基
準パターン選択回路１は、時間情報信号１０１を入力し
、信号１０１で指定された時間帯に於いてあらかじめ設
定された各時間帯に於ける基準パターン種別指定信号１
０２を出力する。この基準パターン選択回路１は、ＲＯ
Ｍ（又はレジスタ）の配憶回路を備え、時間情報に対応
する基準パターンの種別を予め記憶しており、各時間情
報が信号１０１により入力されるごとに対応する基準パ
ターンの種別を出力する。基準パターン発生回路２は、
Ｎ種類の基準パターンをＲＯＭ（又はレジスタ）に記憶
しておシ、信号１０２にて指定された基準パターンを選
択出力する。即ち、基準パターン発生回路２は、パター
ン種別指定信号１０２をアドレス信号（又は選択信号）
として取扱い、予め所定のアドレス（又は所定のレジス
タ）に記憶してある基準パターンを信号１０３で出力す
る。このように、本実施例では、基準パターン選択回路
１及び基準パターン発生回路２によ）、外部から供給さ
れる時間情報を基に、予め設定された時間帯毎に、Ｎ種
のパターン中で指定された１つのパターンを選択抽出し
基準パターン信号１０３として出力する。
準パターン選択回路１は、時間情報信号１０１を入力し
、信号１０１で指定された時間帯に於いてあらかじめ設
定された各時間帯に於ける基準パターン種別指定信号１
０２を出力する。この基準パターン選択回路１は、ＲＯ
Ｍ（又はレジスタ）の配憶回路を備え、時間情報に対応
する基準パターンの種別を予め記憶しており、各時間情
報が信号１０１により入力されるごとに対応する基準パ
ターンの種別を出力する。基準パターン発生回路２は、
Ｎ種類の基準パターンをＲＯＭ（又はレジスタ）に記憶
しておシ、信号１０２にて指定された基準パターンを選
択出力する。即ち、基準パターン発生回路２は、パター
ン種別指定信号１０２をアドレス信号（又は選択信号）
として取扱い、予め所定のアドレス（又は所定のレジス
タ）に記憶してある基準パターンを信号１０３で出力す
る。このように、本実施例では、基準パターン選択回路
１及び基準パターン発生回路２によ）、外部から供給さ
れる時間情報を基に、予め設定された時間帯毎に、Ｎ種
のパターン中で指定された１つのパターンを選択抽出し
基準パターン信号１０３として出力する。
端子７には入力データ列信号１０４が入力される。パタ
ーン比較回路３は、信号１０３及び入力データ列信号１
０４を入力し、信号１０４と１０３とをビット単位で比
較し、ビットごとの比較結果をバースト同期用符号のビ
ット数のパラレルの一致信号１０５として出力する。判
別回路５は、一致信号１０５のビットのうち一致を表す
ものが予め設定された閾値をこえた場合に、パターン検
出信号１０６を出力する。即ち、基準パターン信号１０
３が表す基準パターンの符号が入力データ列信号１０４
に含まれてｉるときに、パターン検出信号１０６が出力
される。
ーン比較回路３は、信号１０３及び入力データ列信号１
０４を入力し、信号１０４と１０３とをビット単位で比
較し、ビットごとの比較結果をバースト同期用符号のビ
ット数のパラレルの一致信号１０５として出力する。判
別回路５は、一致信号１０５のビットのうち一致を表す
ものが予め設定された閾値をこえた場合に、パターン検
出信号１０６を出力する。即ち、基準パターン信号１０
３が表す基準パターンの符号が入力データ列信号１０４
に含まれてｉるときに、パターン検出信号１０６が出力
される。
（発明の効果）
以上説明した様に本発明のパターン検出回路では、Ｎ種
類の基準パターンを保有し、時間情報をもとにして予め
指定された時間帯に対応した１つの基準パターンをＮ種
類の基準パターン中から選択出力する。そこで、本発明
によれば、指定され九時間帯毎に基準パターンを切換え
て、当該時間帯に対応した種類のパターンを入力データ
列中から検出する機能を有するパターン検出回路が、従
来の回路構成に比して回路規模を著しく小さくして実現
できる。
類の基準パターンを保有し、時間情報をもとにして予め
指定された時間帯に対応した１つの基準パターンをＮ種
類の基準パターン中から選択出力する。そこで、本発明
によれば、指定され九時間帯毎に基準パターンを切換え
て、当該時間帯に対応した種類のパターンを入力データ
列中から検出する機能を有するパターン検出回路が、従
来の回路構成に比して回路規模を著しく小さくして実現
できる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のパターン検出回路を示すブロック図である。 １・・・基準パターン選択回路、２・−・基準パターン
発生回路、３・・・相関検出回路、４・・・パターン比
較回路、５・・・判別回路、６・・・時間情報入力端子
、７・・・データ列入力端子、８・・・パターン検出信
号出力端子、１０１・・・時間情報信号、１０２−・基
準パターン種別指定信号、１０３・・・基準パターン信
号、１０４・・・入力データ列信号、１０５・・・一致
信号、１０６−・・パターン検出信号。 代理人 弁理士 本 庄 伸 介 Ｌ＝−−＝−ｍ−７−一一一一一一一エ−一一エー」脂
間隙、ｚｔｔａ給 第２図
従来のパターン検出回路を示すブロック図である。 １・・・基準パターン選択回路、２・−・基準パターン
発生回路、３・・・相関検出回路、４・・・パターン比
較回路、５・・・判別回路、６・・・時間情報入力端子
、７・・・データ列入力端子、８・・・パターン検出信
号出力端子、１０１・・・時間情報信号、１０２−・基
準パターン種別指定信号、１０３・・・基準パターン信
号、１０４・・・入力データ列信号、１０５・・・一致
信号、１０６−・・パターン検出信号。 代理人 弁理士 本 庄 伸 介 Ｌ＝−−＝−ｍ−７−一一一一一一一エ−一一エー」脂
間隙、ｚｔｔａ給 第２図
Claims (1)
- 入力されたデータ列信号と、予め記憶してある基準パタ
ーンを表わす基準パターン信号とを比較し、前記両信号
の相関が所定の閾値を越えたとき前記データ列信号が前
記基準パターンの符号を含むと判定するパターン検出回
路において、前記基準パターンの種別を時間情報と対応
づけて記憶しておき、前記時間情報が外部から入力され
たとき対応する前記基準パターンの前記種別を選択する
基準パターン選択回路と、複数の前記基準パターンを記
憶しておき、前記基準パターン選択回路から出力された
前記種別の前記基準パターンを前記基準パターン信号と
して出力する基準パターン発生回路とを備えることを特
徴とするパターン検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268950A JPS62128611A (ja) | 1985-11-29 | 1985-11-29 | パタ−ン検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268950A JPS62128611A (ja) | 1985-11-29 | 1985-11-29 | パタ−ン検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128611A true JPS62128611A (ja) | 1987-06-10 |
Family
ID=17465543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268950A Pending JPS62128611A (ja) | 1985-11-29 | 1985-11-29 | パタ−ン検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128611A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224342A (ja) * | 1984-04-23 | 1985-11-08 | Nec Corp | フレ−ム同期回路 |
-
1985
- 1985-11-29 JP JP60268950A patent/JPS62128611A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224342A (ja) * | 1984-04-23 | 1985-11-08 | Nec Corp | フレ−ム同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074994B1 (en) | Signal synchronization system | |
| KR890009108A (ko) | 선택호출방식 | |
| US5148453A (en) | Parallel sync detection | |
| JP2597872B2 (ja) | ブロック同期方式 | |
| JPS62128611A (ja) | パタ−ン検出回路 | |
| US5233344A (en) | Individual selective call receiving apparatus | |
| CA1305758C (en) | Phase difference adjusting circuit | |
| GB921946A (en) | Recognising data coded in error-correcting codes | |
| US5740372A (en) | Circuit which detects a signal in successive frames by feeding back look up data with one frame delay as addresses to look up memory | |
| US5914992A (en) | Hunting sub-frame patterns distributed in sub-frames of a transmission signal | |
| JPS6242419B2 (ja) | ||
| CA2015973C (en) | Parallel sync detection | |
| GB1285741A (en) | Probability error corrector | |
| JPH04369984A (ja) | シンク発生方法 | |
| JPS6310931A (ja) | 同期語検出回路 | |
| SU1159172A2 (ru) | Стартстопный демодул тор | |
| US7236585B2 (en) | Apparatus and method for noise immunity during signal detection | |
| JPH05191297A (ja) | シリアル／パラレル変換回路 | |
| AU644656B2 (en) | Paging receiver | |
| SU1529284A1 (ru) | Устройство дл цикловой синхронизации цифрового видеомагнитофона | |
| JPH02113739A (ja) | 同期パターン不一致検出装置 | |
| SU758564A1 (ru) | Устройство кадровой синхронизации | |
| JPH0362639A (ja) | フレーム同期回路 | |
| JPH01200840A (ja) | セル同期方式 | |
| JPH0683293B2 (ja) | 信号処理回路 |