JPS62128346A

JPS62128346A - デ−タ転送装置

Info

Publication number: JPS62128346A
Application number: JP60269034A
Authority: JP
Inventors: Hajime Oyadomari; 親泊　肇
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-11-29
Filing date: 1985-11-29
Publication date: 1987-06-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報処理システムのデータ転送装置に関する
。

〔概　要〕

本発明は、複数のチャネルをマイクロプログラム制御部
の制御により上位装置に選択接続するチャネル集中制御
部を含むデータ転送装置において、エラー検出手段を含
むチャネル集中制御部を複数に独立に設け、この各チャ
ネル集中制御部と複数のチャネルとの間にデータバス交
換網を設け、エラーを検出したチャネル集中制御部をエ
ラーを検出していないチャネル集中制御部に接続替えす
ることにより、システムダウンの防止を図ったものである。

〔従来の技術〕

従来のデータ転送装置は、第３図に示すように、メモリ
アクセス制御部ｌおよびマイクロプログラム制御部２と
複数のチャネル４１〜４ｍとが単一のチャネル集中制御
部３を介して接続される。この場合、チャネル集中制御
部３のエラー処理はそのエラーが完全に一つのチャネル
に切り分けられる分はチャネルエラーとし、その他の共
通部分はデータ転送装置のエラーとみなしてシステムダ
ウンとするのが普通であるが、この切り分けは難しく、
チャネルから上位のデータのエラー検出程度しかできな
いのが実情である。すなわち、チャネルエラーを含んだ
チャネル集中制御部３内で発生したエラーの大多数はデ
ータ転送装置のエラーとみなされる。

（関連先願発明）特願昭６０−１２０４１号特願昭６０−１２０４２号特願昭６０−１２０４３号〔発明が解決しようとする問題点〕近年、周辺機器の多様化に伴い、大型システムでは多チ
ャネル多デバイスのシステムが要求されるが、チャネル
数を増加することにより、当然チャネル集中制御部のハ
ードウェア量が大きくなり、データ転送装置全体のかな
りの部分を占めるようになっている。したがって単一の
チャネル集中制御部を設けた上述の従来のデータ転送装
置では、チャネル集中制御部のエラーによってシステム
ダウンを引き起こす確率がさらに増大する欠点があった
。

本発明の目的は、上記の欠点を除去することにより、チ
ャネル集中制御部のエラーによるシステムダウンを防止
し信頼性の高いデータ転送装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、上位装置を制御する上位装置制御部と、この
上位装置制御部と複数のチャネルとの間に接続されこの
チャネルを集中制御するチャネル集中制御手段と、装置
全体の動作をマイクロプロダラム制御するマイクロプロ
グラム制御部とを含むデータ転送装置において、上記チ
ャネル集中制御手段はそれぞれ通過する信号ごとに独立
の複数のチャネル集中制御部を含み、この各チャネル集
中制御部はエラーを検出し、上記マイクロプログラム制
御部に伝えるエラー検出手段を含み、上記各チャネル集
中制御部と上記複数のチャネルとの間に接続され上記マ
イクロプログラム制御部の制御により上記複数のチャネ
ルと上記各チャネル集中１ｉ１１１１１１部との切替接
続を行うデータバス交換網を含むことを特徴とする。

〔作　用〕

本発明は、それぞれのチャネル集中制御部対応に設けら
れたエラー検出手段としての、例えばエラー検出回路、
エラーフリップフロップ回路、マイクロプログラムへの
割込フリップフロップ回路により、一つのチャネル集中
制御部のエラー発生によって、上記対応するエラーフリ
ップフロップ回路と割込フリップフロップ回路をセット
して、マイクロプログラム制御部へ割込み、割り込まれ
たマイクロプログラム制御部は、このチャネル集中制御
部配下の全チャネルのエラーを中央処理装置へ報告する
と同時に、データバス交換網の構成を変えて、エラーを
検出していない他のチャネル集中制御部へ接続を換える
。かくして、システム集中制御部のエラーによるシステ
ムダウンを防止することができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、メモリ装置のアクセスを制御するメモリ
アクセス制御部１ａと、このメモリアクセス制御部１ａ
に接続された複数ｎ個のチャネル集中制御部３１．３２
、−・−１３ｎと、このチャネル集中制御部３Ｉ、３２
、・−・、３ｎと複数ｍ個のチャネル４１．４２、−・
−２４ｍとの間に接続バス６１１．６１２、−・−１６
１ｎおよび接続パス７１１．７１２、−５７１ｍにより
接続されデータバス交換網５とを備える。各チャネル４
１．４２．４ｎはそれぞれ図外の入出力デバイス、例え
ばＣＲＴ装置プリンタ装置その他に接続される。接続バ
ス８によりデータバス交換ｙ４５と、接続バス３４１　
、３４２、−・、３４ｎによりそれぞれ各チャネル集中
制御部３１．３２、−１３ｎと接続されたマイクロプロ
グラム制御部２ａとを含んでいる。

さらに各チャネル集中制御部３Ｉ、３２、〜．３ｎはそ
れぞれエラー検出手段として、エラー検出回路３１１．
３１２、−１３１ｎと、エラーフリップフロップ回路３
２１．３２２、−・−１３２ｎと、割込フリップフロッ
プ回路３３１．３３２、−１３３ｎとを含んでいる。

本発明の特徴は、第１図において、エラー検出手段を含
むチャネル集中制御部３１．３２、・・・、３ｎとデー
タバス交換網５とを設けたことにある。

次に、本発明の動作について説明する。マイクロプログ
ラム制御部２ａにマイクロプログラムのロードが完了す
ると、本実施例は動作可能となる。

中央処理装置（図示していない）より入出力命令が発行
されると、マイクロプログラム制御部２ａはあらかじめ
定められたアルゴリズムに従い、複数個のチャネル４１
〜４ｎと複数個のチャネル集中制御部３１〜３ｎをデー
タバス交換＋４Ｍ５を介してつなぎ込みを行う。

第２図はこのデータバス交換Ｎ４５の部分詳細図である
。入力側データバス３０１〜３０４をデータバスセレク
ト信号４０１〜４０６によって各出力側データバス１０
１−１０３へ選択し供給する構造となっており、これが
チャネルおよびチャネル集中制御部双方のデータおよび
転送パラメータすべてについて構成されたものが第１図
のデータバス交換網５である。したがって第２図で入力
側をチャネル、出力側をチャネル集中制御部とすれば、
チャネル４個、チャネル集中制御部３個のデータバス交
換網の一部になる。

したがって、上記つなぎ込みに際してマイクロプログラ
ム制御部２ａは、データバス交換′Ｎ４５に対し接続パ
ス８を使用してバスセレクタを選択する。第１表および
第２表はマイクロプログラム制御部２ａ内に持つチャネ
ル−チャネル集中制御部交換網制御テーブルの一例を示
したものである。

第　　１　　表第２表ここでは例えば第１表のように、チャネル４個−チャネ
ル集中制御部３個をつなぎ込む。すなわち第１図おいて
、ｎ＝３、ｍ＝４としてチャネル４１はチャネル集中制
御部３１と、チャネル４２はチャネル集中制御部３２と
、チャネル４３およびチャネル４４はチャネル集中制御
部３３と接続される。

このようにして接続が決定されると、入出力命令に対す
る入出力デバイスーメそり装置間の転送が始まる。この
転送中に例えばチャネル集中制御部３１でエラー検出回
路３１１によりエラーが検出され、エラーフリップフロ
ップ回路３２１がセットされ割込フリップフロップ回路
３３１および接続バス３４１によりマイクロプログラム
制御部２ａに割り込んだ場合、マイクロプログラム制御
部２ａは、中央処理装置に対してこのチャネル集中制御
部３１支配下の全チャネル、ここではチャネル４１のチ
ャネルエラーを報告すると同時に他のチャネル集中制御
部３２．３３と同期をとって交換網の再構成を実行する
。ここでは第２表のように、チャネル集中制御部３１の
エラーであるので、チャネル４１をチャネル集中制御部
３２に再接続する。

チャネルエラーの報告を受けた中央処理装置は、このチ
ャネルのリセット後リトライ処理により再度入出力命令
を発行する。このときすでにデータバス交換網５は上記
のように再構成されているので、今度はチャネル４１は
チャネル集中制御部３２を介してメモリ装置と転送を行
い、チャネル集中制御部３２がエラーしなければリトラ
イ処理は成功する。

このようにしてデータバス交換網５という冗長バスを使
用することにより、エラーを発生したチャネル集中制御
部を回避して転送することができるため、チャネル集中
制御部のエラーが続発しないかぎり、転送動作は正常に
終了し、システムダウンになる確率は極小となる。

また、エラーフリップフロップ回路３２１がセットされ
たチャネル集中制御部３１は直ちに転送をやめ、転送中
断状態のままで保存されるので、マイクロプログラム制
御部２ａは上記リトライ処理の後でこのチャネル集中制
御部３１のエラー状態の診断解析を行うことができ、エ
ラー回復可能状態の場合はこのチャネル集中制御部３１
にリセットをかけ、再接続をすることも可能である。

〔発明の効果〕

以上説明したように、本発明によれば、チャネル集中制
御部と複数のチャネルを持つデータ転送装置において、
チャネル集中制御部を複数段はチャネルとチャネル集中
制御部の間にデータバス交換網を備え、一つのチャネル
集中制御部のエラー検出に際して、上記データバス交換
網の構成を変化させることによって、システムダウンを
回避し、信頼性の高いデータ転送装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例示すブロック構成図。第２図は第１図のデータバス交換網の部分詳細回路図。第３図は従来例を示すブロック構成図。１、ｌａ・・・メモリアクセス制御部、２．２ａ・・・
マイクロプログラム制御部、３１〜３ｎ・・・チャネル
集中制御部、３１１〜３１ｎ・・・エラー検出回路、３
２１〜３２ｎ・・・エラーフリップフロップ回路、３３
１〜３３ｎ・・・割込フリップフロップ回路、４１〜４
ｍ・・・チャネル、５・・・データバス交ｔＡ綱、３４
１〜３４ｎ　、　（ｉｏｌ　〜６０ｎ、６１１〜６１ｎ
　、　７１１〜７１ｎ　、　８　＝接続バス。鶏　２　図メ七り）１１【入出幻デノ（イ入従−木例冗３図

Claims

【特許請求の範囲】

（１）上位装置を制御する上位装置制御部と、この上位
装置制御部と複数のチャネルとの間に接続されこのチャ
ネルを集中制御するチャネル集中制御手段と、装置全体の動作をマイクロプログラム制御するマイクロ
プログラム制御部とを含むデータ転送装置において、上記チャネル集中制御手段はそれぞれ通過する信号ごと
に独立の複数のチャネル集中制御部を含み、この各チャ
ネル集中制御部はエラーを検出し、上記マイクロプログ
ラム制御部に伝えるエラー検出手段を含み、上記各チャネル集中制御部と上記複数のチャネルとの間
に接続され上記マイクロプログラム制御部の制御により
上記複数のチャネルと上記各チャネル集中制御部との切
替接続を行うデータバス交換網を含むことを特徴とするデータ転送装置。