JPS62126487A - ２値画像のエツジ検出回路 - Google Patents
２値画像のエツジ検出回路Info
- Publication number
- JPS62126487A JPS62126487A JP60266893A JP26689385A JPS62126487A JP S62126487 A JPS62126487 A JP S62126487A JP 60266893 A JP60266893 A JP 60266893A JP 26689385 A JP26689385 A JP 26689385A JP S62126487 A JPS62126487 A JP S62126487A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- signal
- image
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/20—Contour coding, e.g. using detection of edges
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ベルトコンベア上の物品の形状や姿勢の認
識、あるいは前記物品の検量等に使用して好適な、２値
画像のエツジ検出回路に関する。
識、あるいは前記物品の検量等に使用して好適な、２値
画像のエツジ検出回路に関する。
画像処理の応用分野には、高速処理を要求されるものが
多いつ例えば、ぺ、ｖトコンベアによって搬送されてく
る製品を検査する場合性には、画像処理をリアルタイム
で行って、制御信号を出力しなければならない、この画
像処理を行うには、例えば第３図に示す画塚の場合、変
化点（エツジ）Ｐｌ、Ｐ２・・・のＸ％Ｙ座標を検出す
ることが必要となるうそこで、本発明の出願人は、先に
この変化点を検出する新規な検出回路（発明の名称＝２
値画像のエツジ検出回路、出願日：昭和６０年１１月１
２日）を出願した。以下、まず、このエツジ検出回路に
ついて説明する。
多いつ例えば、ぺ、ｖトコンベアによって搬送されてく
る製品を検査する場合性には、画像処理をリアルタイム
で行って、制御信号を出力しなければならない、この画
像処理を行うには、例えば第３図に示す画塚の場合、変
化点（エツジ）Ｐｌ、Ｐ２・・・のＸ％Ｙ座標を検出す
ることが必要となるうそこで、本発明の出願人は、先に
この変化点を検出する新規な検出回路（発明の名称＝２
値画像のエツジ検出回路、出願日：昭和６０年１１月１
２日）を出願した。以下、まず、このエツジ検出回路に
ついて説明する。
第４図は、このエツジ検出回路の構成を示すブロック図
である。この図において、ＶＤ、ＨＤ。
である。この図において、ＶＤ、ＨＤ。
ｖｂは各々、垂直同期信号、水平同期信号および画像デ
ータでおる。これらの信号は各々、次の回路によって作
成される。すなわち、第５図に示すように、ビデオカメ
ラ１からビデオ信号’ＶＥが同期分離回路２へ供給され
、同期分離回路２は、このビデオ信号ＭＥから、垂直同
期信号ＶＤ、水平同期信号ＨＤおよび映像信号Ｖｅ を
分離、抽出する。そして、映像信号Ｖ８は、２値化回路
３によって２値画像に変換され、２値の両虎データｖｂ
として出力される。
ータでおる。これらの信号は各々、次の回路によって作
成される。すなわち、第５図に示すように、ビデオカメ
ラ１からビデオ信号’ＶＥが同期分離回路２へ供給され
、同期分離回路２は、このビデオ信号ＭＥから、垂直同
期信号ＶＤ、水平同期信号ＨＤおよび映像信号Ｖｅ を
分離、抽出する。そして、映像信号Ｖ８は、２値化回路
３によって２値画像に変換され、２値の両虎データｖｂ
として出力される。
次に、第４図において、符号５は２ビツトのシフトレジ
スタ、６はイクスクルーシプオアゲート、７はインバー
タ、８はナントゲートである。また。
スタ、６はイクスクルーシプオアゲート、７はインバー
タ、８はナントゲートである。また。
９．１０および１１はカウンタであり、１２はメモリで
ある。
ある。
このような構成において、画像データｖｂのエツジすな
わち”Ｈ”し・ベルから”Ｌ”レベルに変化する点、あ
るいは、”Ｌ″ルベルら”ＨＩＩレベルに変化する点を
、シフトレジスタ５およびイクスクルーシプオアゲート
６によって検出を行い、クロックパルスＳＣの立下がり
に同期してライトイネーブル信号ＷＺを発生さ亡る。こ
のライトイネーブル信号ＷＥがメモリ１２の書込端子Ｗ
へ印加されると、上記エツジの位置を示すＸデータ、Ｘ
データがメモリ１２に再込まれる。この場合、メモリ１
２のアドレスは、カウンタ１１の出力によって指定され
る５次に、ライトイネーブル信号ＷＺが立上がると、こ
の立上がりにおいてカウンタ１１がインクリメントされ
る。
わち”Ｈ”し・ベルから”Ｌ”レベルに変化する点、あ
るいは、”Ｌ″ルベルら”ＨＩＩレベルに変化する点を
、シフトレジスタ５およびイクスクルーシプオアゲート
６によって検出を行い、クロックパルスＳＣの立下がり
に同期してライトイネーブル信号ＷＺを発生さ亡る。こ
のライトイネーブル信号ＷＥがメモリ１２の書込端子Ｗ
へ印加されると、上記エツジの位置を示すＸデータ、Ｘ
データがメモリ１２に再込まれる。この場合、メモリ１
２のアドレスは、カウンタ１１の出力によって指定され
る５次に、ライトイネーブル信号ＷＺが立上がると、こ
の立上がりにおいてカウンタ１１がインクリメントされ
る。
こうして、画像データｖｂが変化したときのＸデータ、
Ｘデータのみがメモリ１２に第７図に示すように順次書
き込まれていζつすなわち、メモリ１２には、エツジの
アドレス（Ｘデータ、Ｘデータ）だけが順番に格納され
る。従って、コンピュータにより画像処理を行う場合、
コンピュータはメモリ１２からデータを読み出すだけで
エツジの位置を知ることができる。
Ｘデータのみがメモリ１２に第７図に示すように順次書
き込まれていζつすなわち、メモリ１２には、エツジの
アドレス（Ｘデータ、Ｘデータ）だけが順番に格納され
る。従って、コンピュータにより画像処理を行う場合、
コンピュータはメモリ１２からデータを読み出すだけで
エツジの位置を知ることができる。
ところで、上述したエツジ検出回路に６つては、エツジ
の１点毎にＸデータ（列アドレスデータ）およびＸデー
タ（行アドレスデータ）を格納していたが、同じ行にお
いては、各列アドレスデータに対応する行アドレスデー
タは同じであるから、行アドレスデータを格納すること
は同一のＸデータを重複してメモリ１２に記憶させるこ
とになる。
の１点毎にＸデータ（列アドレスデータ）およびＸデー
タ（行アドレスデータ）を格納していたが、同じ行にお
いては、各列アドレスデータに対応する行アドレスデー
タは同じであるから、行アドレスデータを格納すること
は同一のＸデータを重複してメモリ１２に記憶させるこ
とになる。
この結果、メモリ１２の容量が大きくなってしまい、ま
た、コンピュータの処理時間が長くなるという問題が発
生する。
た、コンピュータの処理時間が長くなるという問題が発
生する。
本発明は上記事情に鑑みてなされたもので、メモりの容
量の削減と、コンピュータの処理時間の短縮とを図った
、２値画けのエツジ検出回路を提供することを目的とす
る。
量の削減と、コンピュータの処理時間の短縮とを図った
、２値画けのエツジ検出回路を提供することを目的とす
る。
本発明は２値画像の変化点を検出する変化点検出手段と
、この変化点の水平方向の位置を示す位置データをメモ
リヘ出力すると共に、水平同期信号発生時において、予
め決められている特定データを該メモリヘ出力するデー
タ出力手段と、前記変化点検出時および前記水平同期信
号発生時において前記位置データまたは特定データを前
記メモ１）へ書込む書込み手段とを具備してなるもので
あるう 〔作用〕 上記構成によれば、メモリに、２値画像の変化点の水平
方向の位置を示す位置データと、水平同期信号発生時に
おいて、予め決められている特定データとが格納される
ことにより、メモリの容量の削減と、コンピュータの処
理時間の短縮とを図ることができる。
、この変化点の水平方向の位置を示す位置データをメモ
リヘ出力すると共に、水平同期信号発生時において、予
め決められている特定データを該メモリヘ出力するデー
タ出力手段と、前記変化点検出時および前記水平同期信
号発生時において前記位置データまたは特定データを前
記メモ１）へ書込む書込み手段とを具備してなるもので
あるう 〔作用〕 上記構成によれば、メモリに、２値画像の変化点の水平
方向の位置を示す位置データと、水平同期信号発生時に
おいて、予め決められている特定データとが格納される
ことにより、メモリの容量の削減と、コンピュータの処
理時間の短縮とを図ることができる。
以下、図面を参照して本発明の詳細な説明するう
第１図は本発明の一実施例による２値画像のエツジ検出
回路の構成を示すブロック図であろうなお、第１図にお
いて第４図と同一部分には同一符号が付しである。図に
おいて、符号２０はインバータ、２１は２ビツトのシフ
トレジスタである。
回路の構成を示すブロック図であろうなお、第１図にお
いて第４図と同一部分には同一符号が付しである。図に
おいて、符号２０はインバータ、２１は２ビツトのシフ
トレジスタである。
このシフトレジスタ２１において、ＣＫはクロック端子
、Ａはデータ入力端子、Ｑ、Ａ、ＱＢは各々、第１、第
２出力端子であり、データ入力端子Ａへ供給されたデー
タは、クロックパルスＳＣによってシフトレジスタ２１
内に読込まれ、出力端子Ｑ、Ａから出力され、次いで、
次のクロックパルスＳＣによりシフトされ、出力端子Ｑ
、Ｂから出力されろう２２もシフトレジスタ２１と同様
に構成された２ビツトのシフトレジスタである。２３は
イクスクルーシブオアゲート、２４はインバータ、２５
はアンドゲート、２６はオアゲート、２７はインバータ
、２８はナントゲートである。２９はクロックパルスＳ
Ｃをアップカウントするカウンタであり、水平同期信号
ＨＤによってクリアされ、その出力はメモリ３１のデー
タ入力端子へ供給される。
、Ａはデータ入力端子、Ｑ、Ａ、ＱＢは各々、第１、第
２出力端子であり、データ入力端子Ａへ供給されたデー
タは、クロックパルスＳＣによってシフトレジスタ２１
内に読込まれ、出力端子Ｑ、Ａから出力され、次いで、
次のクロックパルスＳＣによりシフトされ、出力端子Ｑ
、Ｂから出力されろう２２もシフトレジスタ２１と同様
に構成された２ビツトのシフトレジスタである。２３は
イクスクルーシブオアゲート、２４はインバータ、２５
はアンドゲート、２６はオアゲート、２７はインバータ
、２８はナントゲートである。２９はクロックパルスＳ
Ｃをアップカウントするカウンタであり、水平同期信号
ＨＤによってクリアされ、その出力はメモリ３１のデー
タ入力端子へ供給される。
３０はナントゲート２８から出力される信号ＷＺの立上
がりにおいてトリガされるカウンタであり、外部から供
給されるクリア信号ＣＬＨによってクリアされ、その出
力はメモリ３１のアドレス端子へ印加される。メモリ５
１は、その書込み端子ＷへＬ”レペＡ・の信号が供給さ
れた時、カウンタ２９の出力データをカウンタ３０の出
力が示すアドレス内に書込む。
がりにおいてトリガされるカウンタであり、外部から供
給されるクリア信号ＣＬＨによってクリアされ、その出
力はメモリ３１のアドレス端子へ印加される。メモリ５
１は、その書込み端子ＷへＬ”レペＡ・の信号が供給さ
れた時、カウンタ２９の出力データをカウンタ３０の出
力が示すアドレス内に書込む。
次に、上記構成による回路の動作を第２図を参照して説
明する。
明する。
まず、第２図に示す時刻上〇においては、水平同期信号
Ｉ（ＤがＨ”レベルにあり、従って、インバータ２０の
出力がＬ”レベルにある。この結果、シフトレジスタ２
２がクリアされている。
Ｉ（ＤがＨ”レベルにあり、従って、インバータ２０の
出力がＬ”レベルにある。この結果、シフトレジスタ２
２がクリアされている。
次Ｋ、時刻ｔ１において、水平同期信号ＨＤが立下がる
と、インバータ２０の出力が”Ｈ″レベルなり、この”
Ｈ”レベルの信号がシフトレジスタ２２のクリア端子Ｏ
ＬＲおよび入力端子Ａへ印加される。次に１時刻ｔ、に
おいて、クロックツくルスＳＧが立ち上がると、インバ
ータ２０の出力（“Ｈ”）がシフトレジスタ２２に読込
まれ、これにより、シフトレジスタ２２の出力端子Ｑ、
ｃの信号Ｓ１カビＨ”レベルとなる（第２図（ハ）拶照
）。
と、インバータ２０の出力が”Ｈ″レベルなり、この”
Ｈ”レベルの信号がシフトレジスタ２２のクリア端子Ｏ
ＬＲおよび入力端子Ａへ印加される。次に１時刻ｔ、に
おいて、クロックツくルスＳＧが立ち上がると、インバ
ータ２０の出力（“Ｈ”）がシフトレジスタ２２に読込
まれ、これにより、シフトレジスタ２２の出力端子Ｑ、
ｃの信号Ｓ１カビＨ”レベルとなる（第２図（ハ）拶照
）。
次に、時刻ｔ、において再び、クロックパルスＳａが立
上がると、シフトレジスタ２２の出力端子Ｑ、ＤからＨ
”レベルの信号Ｓ２が出力される（第２図（−Ａ）。次
に、時刻ｔ４ において水平同期信号）（Ｄが立上がる
と、インバータ２０の出力が”Ｌ”レベルとなり、これ
により、シフトレジスタ２２がクリアされ、信号Ｓ１、
Ｓ２がいずれも″Ｌ″レベルに立下がる（第２図（ハ）
、に））、。
上がると、シフトレジスタ２２の出力端子Ｑ、ＤからＨ
”レベルの信号Ｓ２が出力される（第２図（−Ａ）。次
に、時刻ｔ４ において水平同期信号）（Ｄが立上がる
と、インバータ２０の出力が”Ｌ”レベルとなり、これ
により、シフトレジスタ２２がクリアされ、信号Ｓ１、
Ｓ２がいずれも″Ｌ″レベルに立下がる（第２図（ハ）
、に））、。
このように、第２図（ロ）に示す水平同期信号ＨＤが供
給されると、これに対応して、同図（＝−１、に）に示
す信号Ｓ１、Ｓ２がシフトレジスタ２２の出力端子Ｑａ
、ＱＤから出力される。そして、信号Ｓ１がアンドゲー
ト２５の第１入力端へ、また、信号Ｓ２がインバータ２
４によって反転されて、アンドゲート２５の第２入力端
へ供給されると、アンドゲート２５から第２図（ホ）に
示すＩ Ｈｌ’＋レベルの信号Ｓ３が出力され、オアゲ
ート２６を介してナントゲート２８へ供給される。これ
により、ナントゲート２８から第２図（へ）に示すライ
トイネーブル信号ＷＸが出力され、メモリ３１の書込端
子Ｗおよびカウンタ３０のクロック端子ＯＫへ印加され
る。なお、この時、垂直同期信号ＶＤは″ＨＩＩレベル
にあるものとする。上述したシイトイネーブメ・信号Ｗ
Ｋがメモリ３１の書込端子Ｗへ印加された時点で、水平
同期信号ＨＤは”Ｌ”レベルにあり、カウンタ２９がク
リアされている。この結果、ライトイネーブル信号ＷＺ
がメモリ３１の書込端子Ｗへ印加されると、カウンタ２
９の出力「０」がメモリ３１の、カウンタ３０の出力が
示すアドレス内に読込まれる１次に、クロックパルスＳ
Ｃが立上がると（時刻ｔｓ ）、カウンタ６０がインク
リメントされる。
給されると、これに対応して、同図（＝−１、に）に示
す信号Ｓ１、Ｓ２がシフトレジスタ２２の出力端子Ｑａ
、ＱＤから出力される。そして、信号Ｓ１がアンドゲー
ト２５の第１入力端へ、また、信号Ｓ２がインバータ２
４によって反転されて、アンドゲート２５の第２入力端
へ供給されると、アンドゲート２５から第２図（ホ）に
示すＩ Ｈｌ’＋レベルの信号Ｓ３が出力され、オアゲ
ート２６を介してナントゲート２８へ供給される。これ
により、ナントゲート２８から第２図（へ）に示すライ
トイネーブル信号ＷＸが出力され、メモリ３１の書込端
子Ｗおよびカウンタ３０のクロック端子ＯＫへ印加され
る。なお、この時、垂直同期信号ＶＤは″ＨＩＩレベル
にあるものとする。上述したシイトイネーブメ・信号Ｗ
Ｋがメモリ３１の書込端子Ｗへ印加された時点で、水平
同期信号ＨＤは”Ｌ”レベルにあり、カウンタ２９がク
リアされている。この結果、ライトイネーブル信号ＷＺ
がメモリ３１の書込端子Ｗへ印加されると、カウンタ２
９の出力「０」がメモリ３１の、カウンタ３０の出力が
示すアドレス内に読込まれる１次に、クロックパルスＳ
Ｃが立上がると（時刻ｔｓ ）、カウンタ６０がインク
リメントされる。
このように、第１図に示す回路においては、水平同期信
号ＨＤが供給される毎に、メモリ３１内にデータ「０」
が書込まれろう 次に、例えば第２図（１ハに示す時刻ｔ、において画像
データｖｂが立上がり、時刻ｔ、において立下がったと
するうこの場合、シフトレジスタ２１の出力端子Ｑ＾か
ら出力される信号Ｓ４は、第２図体）に示すようになり
、また、シフトレジスタ２１の出力端子Ｑ、Ｂから出力
される信号Ｓ５は第２園内に示すようになろうこの結果
、信号Ｓ４、Ｓ５のイクスクルーシプオアをとるイクス
クルーシプオアゲート２３の出力信号Ｓ６は第２図（ヲ
）に示す通りとなり、この信号Ｓ６がオアゲート２６を
介してナントゲート２８へ供給される。これにより、ナ
ントゲート２８から第２図（へ）に示す信号ＷＺが出力
され、この信号ＷＦＸによって、カウンタ２９から出力
されるＸデータ「３」および「７」（第２図（ト）参照
）が各々、メモリ５１内に順次書込まれる。また、この
書込みが行われる毎に、カウンタ３０がインクリメント
される。
号ＨＤが供給される毎に、メモリ３１内にデータ「０」
が書込まれろう 次に、例えば第２図（１ハに示す時刻ｔ、において画像
データｖｂが立上がり、時刻ｔ、において立下がったと
するうこの場合、シフトレジスタ２１の出力端子Ｑ＾か
ら出力される信号Ｓ４は、第２図体）に示すようになり
、また、シフトレジスタ２１の出力端子Ｑ、Ｂから出力
される信号Ｓ５は第２園内に示すようになろうこの結果
、信号Ｓ４、Ｓ５のイクスクルーシプオアをとるイクス
クルーシプオアゲート２３の出力信号Ｓ６は第２図（ヲ
）に示す通りとなり、この信号Ｓ６がオアゲート２６を
介してナントゲート２８へ供給される。これにより、ナ
ントゲート２８から第２図（へ）に示す信号ＷＺが出力
され、この信号ＷＦＸによって、カウンタ２９から出力
されるＸデータ「３」および「７」（第２図（ト）参照
）が各々、メモリ５１内に順次書込まれる。また、この
書込みが行われる毎に、カウンタ３０がインクリメント
される。
このように、第１図に示す回路においては、画像データ
ｖｂが変化すると、その変化時点において、カラ／り２
９から出力されて伝るＸデータがメモリ３１内に書込ま
れる。）４゜ 以上が、第１図に示す実施例の詳細である５以上の説明
から明らかなように、この実施例による２［面画像のエ
ツジ検出回路は、水平同期信号ＨＤが供給された時にデ
ータ「０」をメモリ３１内に書込み、また、画像データ
ｖｂが変化した時に、＄ｉｉ（象変化点のＸ座標を示す
データをメモリ３１内に書込むっ従って、例えば第３図
に示す画像の場合、メモリ６１内には第６図の状態でデ
ータが書込まれる。ここで、メモリ３１内のデータは画
像変化点のＸデータおよび「０」であるが、画像変化点
のＹデータは「０」の数をカウントすることにより、容
易に検出することができる。
ｖｂが変化すると、その変化時点において、カラ／り２
９から出力されて伝るＸデータがメモリ３１内に書込ま
れる。）４゜ 以上が、第１図に示す実施例の詳細である５以上の説明
から明らかなように、この実施例による２［面画像のエ
ツジ検出回路は、水平同期信号ＨＤが供給された時にデ
ータ「０」をメモリ３１内に書込み、また、画像データ
ｖｂが変化した時に、＄ｉｉ（象変化点のＸ座標を示す
データをメモリ３１内に書込むっ従って、例えば第３図
に示す画像の場合、メモリ６１内には第６図の状態でデ
ータが書込まれる。ここで、メモリ３１内のデータは画
像変化点のＸデータおよび「０」であるが、画像変化点
のＹデータは「０」の数をカウントすることにより、容
易に検出することができる。
〔発明の効果〕
以上説明したように本発明によれば、２値画像の変化点
の水平方向の位置を示す位置データと、水平同期信号発
生時において、予め決められている特定データとを、メ
モリに格納するようにしたので、メモリの容量の削減と
、コンピュータの処理時間のｍ縮を図ることができろう
の水平方向の位置を示す位置データと、水平同期信号発
生時において、予め決められている特定データとを、メ
モリに格納するようにしたので、メモリの容量の削減と
、コンピュータの処理時間のｍ縮を図ることができろう
第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例の動作を説明するための波形図、第３図
はコンピュータへ入力する画像の一例を示す図、第４図
は先願発明に係るエツジ検出回路の構成を示すブロック
図、第５図は第４図に示す信号ＶＩ）、ＨＤおよびｖｂ
を、ビデオ信号ｖｇから分離、抽出する回路のブロック
図、第６図は第１図に示すメモリ３１内に書込まれるデ
ータの一例を示す図、第７図は第４図に示すメモリ１２
内に書込まれるデータの一例を示す図である。 ２０・・・・・・インバータ、２１．２２・・・・・・
シフトレジスタ、２３・・・・・・イクスクルーシプオ
アゲート、２４・・・・・・インバータ、２５・川・・
アンドゲート、２６・・・・・・オアゲート、２７・・
・・・・インバータ、２８・・・・・・ナントゲート、
２９．３０・・・・・・カウンタ、３１・・・・・・メ
モリ、ＶＤ・・・・・・垂直同期信号、ＨＤ・・・・・
・水平同期信号、Ｆ２Ｏ・・・・・・クロックパルス、
ｖｂ・・・・・・画像データ、ＷＥ・・・・・・ライト
イネーブル信号。 出＠尺神−電機株式会社 代理人 弁理士 志 賀 正 武−〕−８；゛） ゛（）′ 第３図 第４図
２図は同実施例の動作を説明するための波形図、第３図
はコンピュータへ入力する画像の一例を示す図、第４図
は先願発明に係るエツジ検出回路の構成を示すブロック
図、第５図は第４図に示す信号ＶＩ）、ＨＤおよびｖｂ
を、ビデオ信号ｖｇから分離、抽出する回路のブロック
図、第６図は第１図に示すメモリ３１内に書込まれるデ
ータの一例を示す図、第７図は第４図に示すメモリ１２
内に書込まれるデータの一例を示す図である。 ２０・・・・・・インバータ、２１．２２・・・・・・
シフトレジスタ、２３・・・・・・イクスクルーシプオ
アゲート、２４・・・・・・インバータ、２５・川・・
アンドゲート、２６・・・・・・オアゲート、２７・・
・・・・インバータ、２８・・・・・・ナントゲート、
２９．３０・・・・・・カウンタ、３１・・・・・・メ
モリ、ＶＤ・・・・・・垂直同期信号、ＨＤ・・・・・
・水平同期信号、Ｆ２Ｏ・・・・・・クロックパルス、
ｖｂ・・・・・・画像データ、ＷＥ・・・・・・ライト
イネーブル信号。 出＠尺神−電機株式会社 代理人 弁理士 志 賀 正 武−〕−８；゛） ゛（）′ 第３図 第４図
Claims (1)
- ２値画像の変化点を検出する変化点検出手段と、この変
化点の水平方向の位置を示す位置データをメモリヘ出力
すると共に、水平同期信号発生時において、予め決めら
れている特定データを該メモリヘ出力するデータ出力手
段と、前記変化点検出時および前記水平同期信号発生時
において前記位置データまたは特定データを前記メモリ
ヘ書込む書込み手段とを具備してなる２値画像のエツジ
検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266893A JPS62126487A (ja) | 1985-11-27 | 1985-11-27 | ２値画像のエツジ検出回路 |
| EP86309195A EP0225159A3 (en) | 1985-11-27 | 1986-11-25 | System for detecting edge of image |
| US07/258,065 US4866783A (en) | 1985-11-27 | 1988-10-13 | System for detecting edge of image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266893A JPS62126487A (ja) | 1985-11-27 | 1985-11-27 | ２値画像のエツジ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126487A true JPS62126487A (ja) | 1987-06-08 |
Family
ID=17437115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266893A Pending JPS62126487A (ja) | 1985-11-27 | 1985-11-27 | ２値画像のエツジ検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4866783A (ja) |
| EP (1) | EP0225159A3 (ja) |
| JP (1) | JPS62126487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173180A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | ディジタル画像における凸包の生成方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727725Y2 (ja) * | 1988-11-18 | 1995-06-21 | 富士ゼロックス株式会社 | 画像編集装置 |
| US5157486A (en) * | 1990-09-21 | 1992-10-20 | Fmc Corporation | High resolution camera sensor having a linear pixel array |
| US5142591A (en) * | 1990-09-21 | 1992-08-25 | Fmc Corporation | High resolution camera with hardware data compaction |
| US5460034A (en) * | 1992-07-21 | 1995-10-24 | The United States Of America As Represented By The Secretary Of The Air Force | Method for measuring and analyzing surface roughness on semiconductor laser etched facets |
| WO1995006283A1 (en) | 1993-08-24 | 1995-03-02 | Downs Roger C | Topography processor system |
| GB2319688B (en) * | 1993-08-24 | 1998-09-09 | Downs Roger C | Topography processor system |
| GB9317600D0 (en) * | 1993-08-24 | 1993-10-06 | Downs Roger C | Image pattern thread processor |
| US5625709A (en) * | 1994-12-23 | 1997-04-29 | International Remote Imaging Systems, Inc. | Method and apparatus for identifying characteristics of an object in a field of view |
| US20030174864A1 (en) * | 1997-10-27 | 2003-09-18 | Digital Biometrics, Inc. | Gambling chip recognition system |
| US6636045B2 (en) * | 2001-04-03 | 2003-10-21 | Baker Hughes Incorporated | Method of determining formation anisotropy in deviated wells using separation of induction mode |
| US6985631B2 (en) * | 2002-02-20 | 2006-01-10 | Hewlett-Packard Development Company, L.P. | Systems and methods for automatically detecting a corner in a digitally captured image |
| WO2005073668A1 (en) * | 2004-01-29 | 2005-08-11 | Micronic Laser Systems Ab | A method for measuring the position of a mark in a deflector system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573177A (en) * | 1980-06-09 | 1982-01-08 | Fujitsu Ltd | Detecting circuit for pattern change point |
| JPS6011976A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | 画像処理装置 |
| JPS6097482A (ja) * | 1983-10-31 | 1985-05-31 | Meidensha Electric Mfg Co Ltd | パタ−ン認識装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069411A (en) * | 1969-06-23 | 1978-01-17 | Bausch & Lomb Incorporated | Image analysis system and method for minimizing paralysis angle |
| US4115806A (en) * | 1975-05-23 | 1978-09-19 | Bausch & Lomb Incorporated | Image analysis data transfer |
| US4115805A (en) * | 1975-05-23 | 1978-09-19 | Bausch & Lomb Incorporated | Image analysis indexing apparatus and methods |
-
1985
- 1985-11-27 JP JP60266893A patent/JPS62126487A/ja active Pending
-
1986
- 1986-11-25 EP EP86309195A patent/EP0225159A3/en not_active Withdrawn
-
1988
- 1988-10-13 US US07/258,065 patent/US4866783A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573177A (en) * | 1980-06-09 | 1982-01-08 | Fujitsu Ltd | Detecting circuit for pattern change point |
| JPS6011976A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | 画像処理装置 |
| JPS6097482A (ja) * | 1983-10-31 | 1985-05-31 | Meidensha Electric Mfg Co Ltd | パタ−ン認識装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173180A (ja) * | 1987-12-28 | 1989-07-07 | Stanley Electric Co Ltd | ディジタル画像における凸包の生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4866783A (en) | 1989-09-12 |
| EP0225159A2 (en) | 1987-06-10 |
| EP0225159A3 (en) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62126487A (ja) | ２値画像のエツジ検出回路 | |
| KR890015159A (ko) | 화상합성장치 | |
| JPS63217479A (ja) | 粒子画像の解析装置 | |
| US20060170954A1 (en) | Method and system for generating synchronous multidimensional data streams from a one -dimensional data stream | |
| JP2687428B2 (ja) | 画像メモリ装置 | |
| RU1785017C (ru) | Устройство дл выделени контура изображени | |
| JPH0433073A (ja) | 連結領域の端点算出方法及び回路 | |
| JPS62113288A (ja) | ２値画像のエツジ検出回路 | |
| KR960012597B1 (ko) | 특정화소 좌표 저장장치 | |
| JPS62157981A (ja) | 文字読取装置 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JP3031554B2 (ja) | 画像処理装置 | |
| KR0173246B1 (ko) | 고속 이진 영상 프로젝션 처리장치 | |
| JPS63254578A (ja) | パタ−ン認識装置 | |
| JPH0560634B2 (ja) | ||
| JPS6240593A (ja) | 個数・穴数計数方式 | |
| JPH0670794B2 (ja) | パターン検出装置 | |
| JPS6250972A (ja) | パタ−ン判別装置 | |
| JPH0262868B2 (ja) | ||
| JPH03278185A (ja) | 画像処理装置 | |
| JPS60118886A (ja) | グラフィックディスプレイ装置 | |
| JPS60156133A (ja) | 映像表示装置 | |
| JPS63163579A (ja) | 図形境界ベクトル発生回路 | |
| JPS62110367A (ja) | テレビジヨン信号のフイ−ルド判定回路 | |
| JPH01166269A (ja) | 画像メモリ |